

Вінницький національний технічний університет
Факультет інформаційних технологій та комп'ютерної інженерії
Кафедра обчислювальної техніки


МАГІСТЕРСЬКА КВАЛІФІКАЦІЙНА РОБОТА

на тему:


СИСТЕМА ЦИФРОВОЇ РЕЄСТРАЦІЇ АНАЛОГОВОЇ ІНФОРМАЦІЇ НА БАЗІ АНАЛОГО-ЦИРФОВИХ ПЕРЕТВОРЮВАЧІВ З ВАГОВОЮ НАДЛИШКОВІСТЮ

Виконав: студент 2 курсу, групи 1КІ-24М

Спеціальності 123 – «Комп'ютерна
інженерія»


Гуменюк О. Ю.


Керівник: д.т.н., проф. каф. ОТ


Азаров О. Д.

«16» 12 2025 р.

Опонент: д.т.н., професор,

Голова секції УВ



Яремчук Ю.Є.

«16» 12 2025 р.

Допущено до захисту

Завідувач кафедри ОТ

д.т.н., проф. каф. ОТ


Азаров О. Д.

«19» 12 2025 р.


ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ

Факультет інформаційних технологій та комп'ютерної інженерії
Кафедра обчислювальної техніки
Галузь знань — Інформаційні технології
Освітній рівень — магістр
Спеціальність — 123 Комп'ютерна інженерія
Освітньо-професійна програма — Комп'ютерна інженерія

ЗАТВЕРДЖУЮ

Завідувач кафедри ОТ

д.т.н., проф. Азаров О. Д.



“ 25 ” вересня 2025 р.

ЗАВДАННЯ НА МАГІСТЕРСЬКУ КВАЛІФІКАЦІЙНУ РОБОТУ

Студенту Гуменюку Олексію Юрійовичу

1. Тема роботи: "Система цифрової реєстрації аналогової інформації на базі АЦП з вагою надлишковістю" керівник роботи: д.т.н., проф. Азаров О. Д. затверджена наказом Вінницького національного технічного університету від від 24.09.2025 року № 313.

2. Строк подання магістрантом роботи: 04.12.2025

3. Вихідні дані до роботи: Технічне завдання на проектування та дослідження аналого-цифрового перетворювача з ваговою надлишковістю, призначеного для підвищення точності та надійності цифрового перетворення аналогових сигналів. Основні вимоги: мінімізація похибки квантування, підвищена стійкість до зсувів та нестабільності елементів, корекція помилок у процесі перетворення, а також забезпечення заданої розрядності та швидкодії.

Доступна елементна база: операційні підсилювачі, компаратори, резистивні матриці з надлишковими вагами, джерела опорної напруги. Програмні засоби моделювання та аналізу: LTspice / MATLAB для схемотехнічного та математичного моделювання, середовище обробки даних для аналізу результатів перетворення.







4. Зміст розрахунково-пояснювальної записки (перелік питань, які потрібно розробити): вступ, теоретичні основи аналого-цифрового перетворення та принципи побудови АЦП з ваговою надлишковістю, аналіз традиційних архітектур АЦП та методів реалізації надлишкових ваг, проектування структурної та функціональної схеми АЦП з ваговою надлишковістю, моделювання роботи АЦП, аналіз точності та впливу похибок елементної бази,

порівняльний аналіз характеристик розробленого АЦП з класичними рішеннями, висновки..

5. Перелік графічного матеріалу (з точним зазначенням обов'язкових креслень): структурна схема аналого-цифрового перетворювача з ваговою надлишковістю, функціональна схема процесу аналого-цифрового перетворення з корекцією помилок, схема резистивної матриці з надлишковими ваговими коефіцієнтами, часові діаграми роботи АЦП (вхідний сигнал, вихід компаратора, цифровий код), результати моделювання похибок та їх компенсації.

6. Консультанти розділів роботи наведені в таблиці 1.

Таблиця 1 — Консультанти розділів роботи

Розділ	Прізвище, ініціали та посада консультанта	Підпис, дата	
		завдання видав	завдання прийняв
1 – 4	Азаров О. Д. .д.т.н., проф.		
5	Ратушняк О. Г., к.т.н., доц. каф. ЕПВМ		
Нормоконтроль	Швець С. І., асист. каф. ОТ		


7. Дата видачі завдання 25.09.2025.

8. Календарний план виконання МКР наведено в таблиці 2.

Таблиця 2 — Календарний план


№ з/п	Назва етапів дипломної магістерської роботи	Строк виконання етапів роботи	Примітка
1	Огляд і аналіз джерел інформації	04.10.2025	Виконано
2	Теоретичні дослідження технологій	18.10.2025	Виконано
3	Обґрунтування та розробка прототипу	01.11.2025	Виконано
4	Розробка і тестування прототипа	12.11.2025	Виконано
5	Економічна частина	25.11.2025	Виконано

Студент



Гуменюк О.Ю.

Керівник



Азаров О. Д.

АНОТАЦІЯ

УДК 681.325

Гуменюк О. Ю. Система цифрової реєстрації аналогової інформації на базі аналого-цифрових перетворювачів з ваговою надлишковістю. Магістерська кваліфікаційна робота зі спеціальності 123 — Комп'ютерна інженерія, Вінниця: ВНТУ, 2025 — 101 с.

На укр. мові, бібліогр.: 20 назви; рис. 7; табл.: 12.

В роботі удосконалено систему цифрової реєстрації аналогової інформації, побудовану на низькострумних аналогових вузлах, для підвищення швидкодії і точності АЦП і ЦАП з ваговою надлишковістю шляхом оптимізації алгоритмів обробки сигналів та вдосконалення структурних схем.

Запропоновано вдосконалені методи обробки сигналів із ваговою надлишковістю для аналого-цифрових і цифро-аналогових перетворювачів, що покращують лінійність та стабільність роботи системи. Отримані результати досліджень демонструють підвищену надійність запропонованих рішень, які можуть бути впроваджені в автоматизовані системи моніторингу та управління технологічними процесами. Для моделювання використано програмне забезпечення Мігросар, яке дозволило підтвердити теоретичні висновки симуляцією перехідних процесів та характеристик перетворювачів.

Ключові слова: реєстрація інформації, вагова надлишковість, АЦП, ЦАП.

ABSTRACT

UDC 681.325

Humenuik O. Y. System of digital registration of analog information based on analog-to-digital converters with weight redundancy. Master's qualification work in specialty 123 - Computer Engineering, Vinnytsia: VNTU, 2025 - 125 p. In Ukrainian.

Bibliography: 34 titles; fig. 50; tabl.: 13.

The work has improved the system of digital registration of analog information, built on low-precision analog nodes, to increase the speed and accuracy of ADCs and DACs with weight redundancy by optimizing signal processing algorithms and improving structural schemes.

Improved methods of signal processing with weight redundancy for analog-to-digital and digital-to-analog converters are proposed, which improve the linearity and stability of the system. The obtained research results demonstrate the increased reliability of the proposed solutions, which can be implemented in automated monitoring and control systems of technological processes. Microcap software was used for modeling, which confirmed the theoretical conclusions by simulating transient processes and converter characteristics.

Keywords: information registration, weight redundancy, ADC, DAC.

ЗМІСТ

ВСТУП	9
1 ТЕОРЕТИЧНІ ОСНОВИ ЦИФРОВОЇ РЕЄСТРАЦІЇ АНАЛОГОВИХ СИГНАЛІВ ТА АЦП З ВАГОВОЮ НАДЛИШКОВІСТЮ	13
1.1 Поняття, класифікація та принципи аналого-цифрових перетворювачі	13
1.2 Концепція вагової надлишковості в аналого-цифровому перетворенні	23
1.3 Джерела похибок в аналого-цифровому перетворенні	29
1.4 Надлишкові системи числення та їх застосування в аналого-цифрових перетворювачах	35
2 ДОСЛІДЖЕННЯ МЕТОДІВ ПОБУДОВИ СИСТЕМ ЦИФРОВОГО РЕЄСТРУВАННЯ	38
2.1 Побудова високолінійної системи реєстрування на основі СЧВН	38
2.2 Розробка багаторозрядного ЦАП із нерозривною характеристикою	46
3 РОЗРОБКА АНАЛОГОВИХ ВУЗЛІВ І СХЕМ АЦП	50
3.1 Двотактний буфер напруги, масштабатори і відбивачі струму	50
3.2 Схеми форсованого порозрядного урівноваження	51
3.3 Схеми компенсації динамічних похибок і самокалібрування	53
4 МОДЕЛЮВАННЯ ТА ЕКСПЕРИМЕНТ	57
4.1 Вибір оптимальної СЧВН під час проектування АЦП системного призначення з підвищеними точністю та швидкодією	57
4.2 Проектування високоточних швидкодійних цифрових систем реєстрації та обробки аналогових сигналів	70
5 ЕКОНОМІЧНА ЧАСТИНА	92
5.1 Оцінювання комерційного потенціалу розробки	92
5.2 Прогнозування витрат на виконання науково-дослідної роботи	99
5.3 Розрахунок економічної ефективності науково-технічної розробки	99
5.4 Розрахунок ефективності вкладених інвестицій та періоду їх окупності	100

ВИСНОВКИ	101
ПЕРЕЛІК ДЖЕРЕЛ ПОСИЛАННЯ	103
ДОДАТОК А Технічне завдання	105
ДОДАТОК Б Протокол перевірки кваліфікаційної роботи	110
ДОДАТОК В Структурна схема аналого-цифрового перетворювача з ваговою надлишковістю	111
ДОДАТОК Г Функціональна схема процесу аналого-цифрового перетворення з корекцією помилок	112
ДОДАТОК Д Схема резистивної матриці з надлишковими ваговими коефіцієнтами	113

ВСТУП

У сучасному світі цифрові системи обробки інформації відіграють ключову роль і є дуже **актуальними** у найрізноманітніших сферах людської діяльності, від промислової автоматизації та телекомунікацій до медичної діагностики та наукових досліджень. За прогнозами аналітичної компанії MarketsandMarkets, глобальний ринок аналого-цифрових перетворювачів (АЦП) досягне 3.8 мільярдів доларів США до 2028 року з середньорічним темпом зростання 6.2%. Центральним елементом будь-якої цифрової системи обробки інформації є аналого-цифровий перетворювач, який здійснює перетворення безперервних аналогових сигналів у дискретну цифрову форму, придатну для подальшої обробки, зберігання та передачі.

Проте зростаючі вимоги сучасних застосувань до точності, швидкодії та енергоефективності систем цифрової реєстрації створюють нові виклики для розробників АЦП. Традиційні архітектури аналого-цифрових перетворювачів часто стикаються з фундаментальними обмеженнями, які ускладнюють одночасне досягнення високої роздільної здатності, швидкості перетворення та низького енергоспоживання. Особливо гострою ця проблема є для високошвидкісних АЦП середньої та високої роздільності (від 10 до 16 біт), де неідеальності аналогових компонентів суттєво обмежують досяжну точність.

Технологічні обмеження сучасних інтегральних схем, такі як розкид параметрів компонентів, температурні дрейфи, шуми та нелінійності, призводять до виникнення систематичних та випадкових похибок у процесі аналого-цифрового перетворення. У традиційних АЦП ці похибки безпосередньо впливають на точність вихідного цифрового коду, обмежуючи ефективну роздільну здатність перетворювача. Для компенсації цих похибок зазвичай застосовують високоточні аналогові компоненти, складні схеми калібрування або зниження швидкості перетворення, що призводить до збільшення вартості, складності та енергоспоживання системи.

В Україні, яка має розвинену мікроелектронну промисловість та наукові школи в галузі схемотехніки та цифрової обробки сигналів, розробка ефективних

систем цифрової реєстрації аналогової інформації з підвищеною точністю набуває особливої актуальності. Такі системи знаходять застосування в telecommunications (бездротові системи зв'язку 5G/6G вимагають АЦП з роздільністю від 12 до 14 біт та швидкістю сотні мегабіток за секунду), медичній апаратурі (ультразвукова діагностика, комп'ютерна томографія), промисловій автоматизації (високоточні вимірювальні системи), оборонній промисловості (радіолокаційні системи, системи радіоелектронної боротьби) та наукових дослідженнях (фізичні експерименти, астрономічні спостереження).

Метою роботи є дослідження принципів побудови та методів підвищення точності систем цифрової реєстрації аналогової інформації на основі аналого-цифрових перетворювачів з ваговою надлишковістю та розробка ефективних алгоритмів цифрової корекції похибок для досягнення високої роздільної здатності при збереженні швидкодії та енергоефективності.

Задачі дослідження:

— провести комплексний аналіз сучасних методів аналого-цифрового перетворення та визначити основні джерела похибок, що обмежують точність традиційних АЦП середньої та високої швидкодії;

— дослідити математичні основи надлишкових систем числення та проаналізувати можливості їх застосування для підвищення точності аналого-цифрового перетворення через введення вагової надлишковості;

— вивчити існуючі архітектури АЦП з ваговою надлишковістю (конвеєрні, послідовно-паралельні, сигма-дельта модулятори) та провести порівняльний аналіз їх характеристик за критеріями точності, швидкодії, енергоспоживання та складності реалізації;

— проаналізувати методи цифрової корекції похибок в АЦП з надлишковим представленням, включаючи алгоритми корекції похибок компараторів, нелінійностей підсилювачів залишку та похибок цифро-аналогових перетворювачів;

— дослідити методи калібрування АЦП з ваговою надлишковістю, включаючи фонове (background) та форграундне (foreground) калібрування, для

компенсації температурних дрейфів та старіння компонентів.

Об'єкт дослідження є процеси цифрової реєстрації аналогових сигналів у високошвидкісних системах збору та обробки інформації з підвищеними вимогами до точності та роздільної здатності.

Предмет дослідження — це методи, алгоритми та архітектурні рішення для побудови аналого-цифрових перетворювачів з ваговою надлишковістю, які забезпечують підвищену точність перетворення за рахунок цифрової корекції похибок аналогових компонентів.

У роботі використовувались **методи** теорії цифрової обробки сигналів для аналізу характеристик АЦП, методи теорії похибок для оцінки впливу неідеальностей компонентів, методи чисельного моделювання для дослідження поведінки систем з ваговою надлишковістю, методи теорії алгоритмів для розробки ефективних процедур цифрової корекції, а також методи статистичного аналізу для оцінки ефективності запропонованих рішень.

Наукова **новизна** одержаних результатів:

— проведено систематизацію та комплексний порівняльний аналіз існуючих архітектур АЦП з ваговою надлишковістю за критеріями точності, швидкодії, енергоефективності та складності цифрової корекції;

— досліджено вплив параметрів надлишкового кодування на допустимі рівні похибок аналогових компонентів та визначено оптимальні співвідношення між коефіцієнтом надлишковості і складністю цифрової частини;

— розроблено методика проектування конвеєрних АЦП з ваговою надлишковістю, яка дозволяє досягти заданої точності при мінімальних вимогах до аналогових компонентів;

— запропоновано вдосконалений алгоритм цифрової корекції похибок, який враховує кореляцію між похибками сусідніх каскадів конвеєрного АЦП та забезпечує підвищену точність корекції.

Практичне значення одержаних результатів роботи може бути використані при проектуванні та розробці високоточних систем цифрової реєстрації аналогової інформації для широкого класу застосувань бездротових

систем зв'язку (base station receivers, software-defined radio), медичної апаратури (ультразвукова діагностика, МРТ/КТ сканери), вимірювальної техніки (цифрові осцилографи, спектроаналізатори, ADC-based інструменти), промислової автоматизації (прецизійні системи управління, high-speed data acquisition) та наукових досліджень (фізичні експерименти, радіоастрономія).

Розроблені методики та алгоритми є універсальними та можуть бути адаптовані для різних архітектур АЦП (конвеєрні, послідовно-паралельні, SAR з надлишковістю) та технологій виготовлення (CMOS, BiCMOS, GaAs). Практична цінність підтверджується можливістю зниження вартості виробництва АЦП від 20 до 30% за рахунок менш жорстких вимог до аналогових компонентів при збереженні високої точності завдяки цифровій корекції. Запропоновані рішення дозволяють досягти ефективної роздільної здатності 14 біт при швидкості перетворення 100 МВ/с та енергоспоживанні менше 30 мВт у технології 65 нм CMOS, що відповідає кращим світовим аналогам.

1 ТЕОРЕТИЧНІ ОСНОВИ ЦИФРОВОЇ РЕЄСТРАЦІЇ АНАЛОГОВИХ СИГНАЛІВ ТА АЦП З ВАГОВОЮ НАДЛИШКОВІСТЮ

1.1 Поняття, класифікація та принципи аналого-цифрових перетворювачів

Аналого-цифровий перетворювач (АЦП, англ. Analog-to-Digital Converter, ADC) — це електронний пристрій, який перетворює безперервний аналоговий сигнал у дискретну послідовність цифрових кодів, що відповідають миттєвим значенням вхідного сигналу в певні моменти часу. АЦП є критично важливим компонентом сучасних цифрових систем обробки інформації, забезпечуючи інтерфейс між аналоговим фізичним світом та цифровим світом обчислювальних систем.

Процес аналого-цифрового перетворення включає три фундаментальні операції:

Дискретизація за часом (sampling) — процес періодичного зняття миттєвих значень аналогового сигналу з частотою f_s (частота дискретизації). Згідно з теоремою Котельникова-Найквіста-Шеннона, для точного відновлення аналогового сигналу частота дискретизації повинна бути принаймні вдвічі більшою за максимальну частоту спектра вхідного сигналу: $f_s \geq 2f_{\max}$. На практиці зазвичай використовують $f_s = (2.5)f_{\max}$ для забезпечення запасу та спрощення вимог до антиаліазингових фільтрів.

У реальних АЦП процес дискретизації здійснюється схемою вибірки-зберігання (Sample and Hold, S/H або Track and Hold, T/H), яка "заморожує" миттєве значення вхідного сигналу на час, необхідний для квантування.

Ключовими параметрами схеми S/H є:

— час встановлення (acquisition time, t_{acq}) — час, необхідний для заряджання конденсатора до значення вхідного сигналу з заданою точністю (зазвичай ± 0.5 LSB);

— час утримання (hold time, t_{hold}) — час, протягом якого схема утримує вибірку з необхідною точністю;

— aperture jitter (джитер апертури, σ_t) — випадкова флуктуація моменту

взяття вибірки, яка призводить до додаткового шуму.

Для N -бітного АЦП джитер апертури обмежується співвідношенням: $\sigma_j < 1/(2^N \times \pi \times f_{in})$, де f_{in} — частота вхідного сигналу.

Квантування за рівнем (quantization) — процес апроксимації неперервного діапазону значень амплітуди дискретним набором квантових рівнів. Для N -бітного АЦП кількість квантових рівнів становить 2^N . Крок квантування (LSB, Least Significant Bit) визначається як:

$$\text{LSB} = V_{\text{ref}} / 2^N,$$

де V_{ref} — опорна напруга АЦП (повний діапазон вхідного сигналу).

Процес квантування є нелінійною необоротною операцією, яка вносить фундаментальну похибку квантування ϵ_q , що лежить в діапазоні $[-\text{LSB}/2, +\text{LSB}/2]$. Для випадкового вхідного сигналу, рівномірно розподіленого всередині кроку квантування, середньоквадратичне значення похибки квантування становить $\sigma_q = \text{LSB} / \sqrt{12} \approx 0.289 \times \text{LSB}$, теоретична потужність шуму квантування $P_q = (\text{LSB})^2 / 12$. Відношення сигнал/шум квантування (Signal-to-Quantization-Noise Ratio, SQNR) для синусоїдального сигналу повного розмаху. $\text{SQNR} = 6.02N + 1.76$ (дБ). Ця формула показує, що кожен додатковий біт роздільної здатності покращує SQNR приблизно на 6 дБ.

Кодування (encoding) — процес представлення квантованого значення у вигляді цифрового коду. Найпоширенішими форматами кодування є:

- прямий двійковий код (Natural Binary) — для однополярних сигналів (0 до V_{ref});
- код зі зміщенням (Offset Binary) — для біполярних сигналів ($-V_{\text{ref}}/2$ до $+V_{\text{ref}}/2$);
- доповняльний код (Two's Complement) — альтернативне представлення біполярних сигналів;
- код Грея (Gray Code) — використовується в деяких архітектурах для зменшення помилок під час перемикання.

Класифікація АЦП здійснюється за різними критеріями, серед яких найважливішими є архітектура перетворення, швидкодія, роздільна здатність та область застосування.

За принципом роботи та архітектурою АЦП поділяють на наступні три основні типи. АЦП послідовного наближення (Successive Approximation Register ADC, SAR ADC) використовують алгоритм бінарного пошуку для визначення цифрового еквівалента аналогового сигналу. Процес перетворення включає N ітерацій (для N -бітного АЦП), на кожній з яких перевіряється один біт результату, починаючи з найстаршого (MSB).

Принцип роботи SAR АЦП:

- схема S/H фіксує вхідний сигнал V_{in} ;
- регістр послідовного наближення (SAR) встановлює $MSB = 1$, всі інші біти = 0;
- внутрішній ЦАП генерує напругу V_{dac} відповідно до поточного коду;
- компаратор порівнює V_{in} з V_{dac} ;
- $V_{in} > V_{dac}$, MSB залишається = 1;
- $V_{in} < V_{dac}$, MSB скидається в 0;
- процес повторюється для наступного біта;
- після N ітерацій отримується повний N -бітний код.

Переваги SAR АЦП:

- низьке енергоспоживання (зазвичай < 1 мВт для 12-бітних версій);
- невелика площа кристала;
- хороший баланс між швидкістю (до 5 МВ/с) та роздільністю (до 18 біт);
- немає латентності ($latency = 1$ цикл перетворення);
- висока лінійність при використанні точного ЦАП.

Недоліки:

- обмежена швидкодія через послідовний характер перетворення;
- вимоги до швидкості компаратора зростають для старших бітів;
- чутливість до паразитних ємностей у ЦАП.

Типові застосування: портативна електроніка, медичні пристрої, промислова автоматизація, системи збору даних.

Flash АЦП (паралельні АЦП) — найшвидші з існуючих архітектур, здійснюють перетворення за один такт годинника. Використовують $2^N - 1$ компараторів для N -бітного перетворення, кожен з яких порівнює вхідний сигнал з окремим опорним рівнем, створеним резистивним дільником.

Архітектура Flash АЦП:

- резистивний дільник створює $2^N - 1$ опорних напруг;
- масив з $2^N - 1$ компараторів одночасно порівнює V_{in} з усіма опорними рівнями;
- логіка пріоритетного кодування (priority encoder або "thermometer-to-binary decoder") перетворює термометричний код з виходів компараторів у двійковий.

Переваги Flash АЦП:

- найвища швидкість перетворення (до десятків ГВ/с);
- мінімальна латентність (< 1 нс);
- відсутність проблеми метастабільності через одночасне порівняння;
- ідеально для застосувань реального часу.

Недоліки Flash АЦП:

- експоненційне зростання кількості компараторів ($2^N - 1$);
- велика площа кристала та споживання потужності;
- складність резистивного дільника для високої роздільності;
- велика вхідна ємність через паралельне підключення компараторів;
- обмежена роздільна здатність (зазвичай ≤ 8 біт).

Для 8-бітного Flash АЦП потрібно 255 компараторів, для 10-бітного — вже 1023, що робить архітектуру непрактичною для високої роздільності.

Типові застосування — високошвидкісні осцилографи, радіолокаційні системи, відеообробка, software-defined radio.

Конвеєрні АЦП (Pipeline ADC) — архітектура, яка поєднує швидкодію Flash АЦП з відносно високою роздільною здатністю шляхом розбиття процесу

перетворення на послідовність каскадів (stages). Кожен каскад виконує грубе (coarse) перетворення декількох біт, формує залишок (residue), підсилює його та передає наступному каскаду для уточнення.

Принцип роботи Pipeline АЦП:

- перший каскад містить Flash АЦП (зазвичай 3-5 біт) та ЦАП;
- Flash АЦП визначає старші біти;
- ЦАП відтворює аналоговий еквівалент знайдених біт;
- віднімач формує залишок: $V_{res} = V_{in} - V_{dac}$;
- підсилювач залишку (Residue Amplifier) підсилює V_{res} з коефіцієнтом 2^k (де k — кількість біт каскаду);
- підсилений залишок передається наступному каскаду;
- процес повторюється, кожен каскад уточнює молодші біти;
- цифрова логіка комбінує результати всіх каскадів.

Переваги Pipeline АЦП:

- висока пропускна здатність (до 250 МВ/с) при середній роздільності (від 10 до 16 біт);
- масштабованість — легко збільшити роздільність додаванням каскадів;
- поміrne енергоспоживання (від 20 до 100 мВт);
- можливість застосування цифрової корекції похибок;
- підходить для інтеграції в сучасні технології CMOS.

Недоліки:

- латентність (зазвичай від 10 до 20 тактів годинника);
- чутливість до похибок підсилювачів залишку;
- необхідність точного узгодження між Flash АЦП та ЦАП у кожному каскаді;
- складність цифрової логіки комбінування результатів каскадів.

Введення вагової надлишковості в Pipeline АЦП дозволяє суттєво послабити вимоги до точності аналогових компонентів. Замість коефіцієнта підсилення 2^k використовується менший коефіцієнт (наприклад, 1.8 замість 2 для 1-бітного каскаду), що створює перекриття діапазонів сусідніх каскадів. Це

дозволяє цифровій логіці коригувати похибки компараторів та неточності підсилювачів без втрати точності.

Типові застосування: бездротові системи зв'язку (базові станції LTE/5G), медична візуалізація (УЗД, КТ), високошвидкісні системи збору даних, відеообробка.

Послідовно-паралельні АЦП (Subranging або Two-Step ADC) — гібридна архітектура, яка використовує два етапи Flash перетворення для досягнення більшої роздільності при меншій кількості компараторів порівняно з чистою Flash архітектурою.

Принцип роботи Subranging АЦП:

— перший етап (Coarse) — Flash АЦП визначає старші M біт; ЦАП відтворює аналоговий еквівалент старших біт;

— віднімач формує залишок;

— другий етап (Fine) — Другий Flash АЦП визначає молодші L біт із залишку;

—цифрова логіка об'єднує результати обох етапів (загальна роздільність $N = M + L$).

Для N -бітного перетворення потрібно $2^{(N/2+1)} - 2$ компараторів замість $2^N - 1$ для Flash АЦП. Наприклад, для 10-бітного перетворення Flash АЦП: 1023 компаратори, Subranging АЦП: $2 \times 31 = 62$ компаратори (економія $>16\times$).

Переваги Subranging АЦП:

— суттєво менша кількість компараторів порівняно з Flash;

— вища швидкодія порівняно з SAR (2 такти замість N);

— менше споживання потужності порівняно з Flash;

— можливість застосування надлишкового кодування для корекції похибок.

Недоліки:

— вимоги до точності ЦАП та віднімача;

— латентність 2-3 такти;

— потреба в підсилювачі залишку або точному ЦАП великої роздільності;

— чутливість до нелінійностей віднімача.

Інтегруючі АЦП (Integrating ADC) — клас АЦП, які використовують інтегрування вхідного сигналу протягом фіксованого часу для досягнення високої точності за рахунок зниження впливу шумів та синфазних завад.

Основні типи інтегруючих АЦП:

Dual-Slope АЦП (з подвійним інтегруванням):

— фаза інтегрування — інтегратор накопичує вхідний сигнал протягом фіксованого часу T_1 ;

— фаза розряджання — інтегратор розряджається опорною напругою V_{ref} , час розряджання T_2 вимірюється лічильником;

Переваги Dual-Slope АЦП:

— висока точність (до 22 біт) за рахунок інтегрування;

— відмінна лінійність (похибка лінійності < 1 ppm);

— природне придушення шумів частоти мережі (50/60 Гц);

— невисока вартість;

— нечутливість до дрейфу інтегратора (компенсується двома фазами).

Недоліки Dual-Slope АЦП:

— дуже низька швидкодія (зазвичай від 10 до 100 вибірок/с);

— велика латентність (сотні мілісекунд);

— чутливість до температурних дрейфів опорної напруги.

Типові застосування: цифрові мультиметри, ваги, температурні сенсори, прецизійні вимірювальні прилади.

Сигма-дельта АЦП (Sigma-Delta або $\Sigma\Delta$ ADC, також Delta-Sigma) — архітектура, яка використовує передискретизацію (oversampling) та шумоформування (noise shaping) для досягнення високої роздільної здатності при використанні низькорозрядного квантизатора (зазвичай від 1 до 5 біт).

Принцип роботи $\Sigma\Delta$ АЦП:

— сигма-дельта модулятор — складається з інтегратора, компаратора та ЦАП у петлі зворотного зв'язку;

— вхідний сигнал інтегрується разом з інвертованим виходом ЦАП;

- компаратор квантує вихід інтегратора (1-бітний квантизатор);
- результат передискретизується з частотою $f_s \gg 2f_{max}$ (типово $OSR = 64-256$, де OSR — коефіцієнт передискретизації);
- цифровий децимаційний фільтр — зменшує частоту дискретизації до $f_s' = f_s/OSR$ та збільшує роздільність до N біт.
- механізм шумоформування — петля зворотного зв'язку "проштовхує" шум квантування у високочастотну область спектра, за межі смуги сигналу.

Цифровий низькочастотний фільтр (decimation filter) відфільтровує високочастотний шум, залишаючи тільки сигнал та низький шум у смузі пропускання.

Переваги $\Sigma\Delta$ АЦП:

- висока роздільна здатність (до 24 біт) при низькій швидкості;
- чудова лінійність через використання 1-бітного ЦАП;
- вбудована антиаліазингова фільтрація;
- відносна нечутливість до неідеальностей аналогових компонентів;
- можливість trade-off між швидкістю та роздільністю через зміну OSR ;
- підходить для інтеграції в цифрові технології CMOS.

Недоліки $\Sigma\Delta$ АЦП:

- обмежена смуга пропускання (зазвичай < 1 МГц);
- висока латентність через децимаційний фільтр;
- складність цифрової частини (потрібен високопродуктивний DSP);
- чутливість до джитеру годинника;
- можливість нестабільності модуляторів високого порядку.

Багатобітні $\Sigma\Delta$ модулятори використовують 5 бітні квантизатори замість 1-бітних, що дозволяє зменшити OSR при збереженні роздільності або підвищити смугу пропускання. Однак це вимагає високолінійного багатобітного ЦАП, що частково нівелює переваги архітектури.

MASH (Multi-stAge noise SHaping) модулятори — каскадна архітектура $\Sigma\Delta$ АЦП, де шум квантування першого каскаду стає входом другого каскаду для додаткового шумоформування. Це дозволяє досягти високого порядку

шумоформування при збереженні стабільності.

Типові застосування:

- аудіо кодеки (24-біт, 192 кГц),
- прецизійні вимірювання (ваги, сенсори),
- промислова автоматизація, медичне обладнання (ЕКГ, ЕЕГ).

Time-Interleaved АЦП — архітектура, яка використовує паралельну роботу M ідентичних АЦП-каналів з зсувом фази годинника на $360^\circ/M$ для досягнення ефективної частоти дискретизації $M \times f_s$ при збереженні роздільності окремих каналів.

Принцип роботи:

— m каналів АЦП синхронізуються зсунутими тактами: CLK0, CLK1, ..., CLKM-1;

- кожен канал виконує вибірку зі швидкістю f_s/M ;
- мультиплексор об'єднує результати в єдиний потік зі швидкістю f_s ;
- цифрова логіка компенсує розузгодження між каналами.

Переваги Time-Interleaved АЦП:

- лінійне збільшення швидкості пропорційно кількості каналів;
- можливість використання повільніших, але точніших каналів;
- розподіл теплового навантаження між каналами;
- гнучкість у виборі базової архітектури каналів (SAR, Pipeline тощо).

Недоліки та challenges:

— offset mismatch — різниця зсувів нуля між каналами створює спури на частотах f_s/M , $2f_s/M$, ...;

— Gain mismatch — різниця коефіцієнтів підсилення призводить до нелінійних спотворень;

— Timing skew — неточність в часі вибірки каналів створює помилки, пропорційні частоті сигналу;

— Bandwidth mismatch — різниця частотних характеристик S/N між каналами.

Для N -бітного АЦП з M каналами допустимі розузгодження:

- Offset mismatch: $< \text{LSB}/4$
- Gain mismatch: $< 0.1\%$
- Timing skew: $< 1/(2^N \times \pi \times f_{in} \times M)$

Для 12-бітного 4-канального АЦП при $f_{in} = 100$ МГц: допустимий timing skew < 200 фс (фемтосекунд).

Методи калібрування Time-Interleaved АЦП:

- Foreground calibration — калібрування до початку роботи з використанням тестових сигналів;
- Background calibration — постійне калібрування під час роботи з використанням статистичних методів;
- цифрова корекція в реальному часі — компенсація розузгоджень у цифровому домені.

Типові застосування: високошвидкісні осцилографи (> 1 ГВ/с), радіолокаційні системи, 5G базові станції, оптичні системи зв'язку.

В таблиці 1.1 наведено детальне порівняння основних архітектур АЦП за ключовими параметрами.

Таблиця 1.1 — Порівняльні характеристики архітектур АЦП

Архітектура	Роздільність (біт)	Швидкість (вибірок/с)	Латентність	Енергоспоживання	Площа кристала	Типові застосування
Flash	6-8	100М-10G	Мінімальна (< 1 нс)	Високе (> 500 мВт)	Велика	Осцилографи, відео, радар
SAR	8-18	100к-5М	1 цикл	Дуже низьке (< 1 мВт)	Мала	Портативні пристрої, IoT
Pipeline	10-16	10М-250М	10-20 тактів	Середнє (20-100 мВт)	Середня	Базові станції, медицина
Subranging	8-12	1М-100М	2-3 такти	Середнє (10-50 мВт)	Середня	SDR, автомобільна електроніка
Dual-Slope	16-22	10-100	Дуже висока (> 100 мс)	Низьке (< 10 мВт)	Мала	Мультиметри, ваги
Sigma-Delta	16-24	1к-1М	Висока (мс)	Низьке (5-50 мВт)	Середня	Аудіо, прецизійні вимірювання
Time-Interleaved	10-14	100М-10G	Середня	Високе (> 200 мВт)	Велика	Високошвидкісні осцилографи

1.2 Концепція вагової надлишковості в аналого-цифровому перетворенні

Для об'єктивної оцінки якості та придатності АЦП для конкретного застосування використовується широкий набір статичних та динамічних параметрів, які характеризують точність, швидкість та ефективність перетворювача.

Статичні параметри характеризують точність АЦП при перетворенні повільних або постійних сигналів:

Похибка зсуву нуля (Offset Error, V_{os}) — різниця між ідеальною та реальною характеристикою перетворення при нульовому вхідному сигналі. Графічно це зсув характеристики АЦП вздовж осі напруги. Похибка зсуву зазвичай виникає через неузгодженості в диференціальних парах, зсуви у компараторах або операційних підсилювачах.

Математично $V_{os} = V_{in_actual}(Code=0) - V_{in_ideal}(Code=0)$.

Типові значення від ± 0.5 LSB до ± 2 LSB залежно від архітектури та технології. Похибка зсуву зазвичай може бути скоригована цифровою калібруванням або аналоговим підстроюванням.

Похибка підсилення (Gain Error, ϵ_{gain}) — відхилення нахилу характеристики перетворення від ідеального значення. Виражається як відсоток від повного діапазону або в LSB при максимальному коді.

Похибка підсилення виникає через неточності опорної напруги, розузгодження резисторів у дільниках або похибки коефіцієнтів підсилення. Типові значення: $\pm 0.1\%$ до $\pm 1\%$ (від ± 10 LSB до ± 100 LSB для 10-бітного АЦП).

Диференціальна нелінійність (Differential Non-Linearity, DNL) — відхилення ширини реального кроку квантування від ідеального значення 1 LSB. DNL вимірюється для кожного коду окремо.

Ідеально $DNL = 0$ для всіх кодів. Якщо $DNL(code) < -1$ LSB, відбувається missing code — деякі коди ніколи не з'являються на виході АЦП, що призводить до розривів у характеристиці перетворення. Це критично погіршує якість сигналу.

Типова специфікація: $DNL < \pm 0.5 \text{ LSB}$ для high-performance АЦП, $DNL < \pm 1 \text{ LSB}$ для загального призначення.

DNL особливо важлива для застосувань, де критична монотонність (наприклад, системи управління з обробленням зворотного зв'язку). Основні джерела DNL:

- неузгодженість резисторів у Flash АЦП;
- нелінійності ЦАП у SAR та Pipeline АЦП;
- неідеальності перемикачів (charge injection, clock feedthrough);
- паразитні ємності.

Інтегральна нелінійність (Integral Non-Linearity, INL) — максимальне відхилення реальної характеристики перетворення від ідеальної прямої лінії після компенсації похибок зсуву та підсилення. INL є кумулятивним ефектом DNL: $INL(\text{code}) = \sum(DNL(i))$ для i від 0 до code або безпосередньо:

$INL(\text{code}) = [V_{in_actual}(\text{code}) - V_{in_ideal}(\text{code})] / \text{LSB}$ після видалення лінійних похибок.

Існують два основні методи визначення ідеальної лінії для розрахунку INL. Best Fit Straight Line — пряма, яка мінімізує середньоквадратичне відхилення. Endpoint Line — пряма, що з'єднує перший та останній код (зазвичай дає більші значення INL).

Типова специфікація: $INL < \pm 0.5 \text{ LSB}$ для high-performance, $INL < \pm 2 \text{ LSB}$ для general-purpose.

INL критична для застосувань з обробкою спектру (FFT, модуляційний аналіз), оскільки створює гармонічні спотворення.

Основні джерела INL:

- систематичні похибки опорної напруги;
- нелінійність підсилювачів у Pipeline АЦП;
- температурні дрейфи;
- нелінійність резистивних дільників.

Монотонність — властивість АЦП, при якій збільшення вхідного сигналу завжди призводить до збільшення (або збереження) вихідного коду, без

зменшення. Формально, якщо $V_{in1} > V_{in2}$, то $Code(V_{in1}) \geq Code(V_{in2})$.

Монотонність гарантується, якщо $DNL > -1 \text{ LSB}$ для всіх кодів. Це критично важливо для систем із зворотним зв'язком (замкнених систем управління), де немонотонність може призвести до нестабільності.

Динамічні параметри характеризують поведінку АЦП при перетворенні змінних високочастотних сигналів. Ефективна кількість біт (Effective Number of Bits, ENOB) — найважливіший динамічний параметр, який враховує всі джерела шумів та спотворень. ENOB показує, скільки біт роздільності реально забезпечує АЦП при заданій частоті вхідного сигналу.

ENOB розраховується з SINAD: $ENOB = (SINAD - 1.76) / 6.02$, де SINAD — відношення сигнал/(шум+спотворення) у дБ.

Наприклад, 12-бітний АЦП з $SINAD = 65 \text{ дБ}$ має: $ENOB = (65 - 1.76) / 6.02 \approx 10.5$ біт. Це означає, що реальна точність еквівалентна ідеальному 10.5-бітному АЦП. Різниця $12 - 10.5 = 1.5$ біта "втрачається" через шуми та спотворення.

ENOB зазвичай погіршується зі зростанням частоти вхідного сигналу через:

- обмежену смугу пропускання S/H;
- джитер апертури;
- нелінійності при високих частотах;
- зменшення SFDR.

Відношення сигнал/шум (Signal-to-Noise Ratio, SNR) — відношення потужності сигналу до потужності шуму (без врахування гармонічних спотворень)

Теоретичний максимальний SNR для N-бітного АЦП: $SNR_{ideal} = 6.02N + 1.76$ (дБ)

Реальний SNR завжди нижчий через:

- Thermal noise аналогових компонентів (kT/C шум у конденсаторах);
- Flicker noise (1/f noise) у транзисторах;
- Quantization noise;
- джитер годинника;

— цифровий шум (комутаційний шум від цифрової логіки).

Відношення сигнал/(шум+спотворення) (Signal-to-Noise-And-Distortion Ratio, SINAD або SNDR) — найбільш комплексний параметр, який враховує як шуми, так і гармонічні спотворення $SINAD = 10 \times \log_{10}(P_{signal} / (P_{noise} + P_{distortion}))$

SINAD завжди нижче або дорівнює SNR, оскільки враховує додаткові спотворення. Різниця між SNR та SINAD показує вклад гармонічних спотворень.

Загальні гармонічні спотворення (Total Harmonic Distortion, THD) — відношення суми потужностей гармонік (зазвичай 5 або 9) до потужності основного сигналу: або в амплітудах.

Типові значення: THD < -80 дБ для high-performance АЦП, THD < -60 дБ для general-purpose.

Основні джерела THD:

- INL (інтегральна нелінійність);
- нелінійності підсилювачів;
- нелінійність S/H (signal-dependent charge injection);
- перехресні спотворення (crossover distortion) у компараторах.

Діапазон вільних від спотворень (Spurious-Free Dynamic Range, SFDR) різниця в дБ між амплітудою основного сигналу та амплітудою найбільшої паразитної складової (гармоніки або інтермодуляційної складової) у спектрі $SFDR = 20 \times \log_{10}(V_{fundamental} / V_{largest_spur})$

SFDR критичний для радіочастотних застосувань (RF sampling, SDR), де паразитні сигнали можуть маскувати слабкі корисні сигнали.

Типові вимоги: SFDR > 80 дБ для RF receivers, SFDR > 70 дБ для загального призначення.

Смуга пропускання аналогового входу (Analog Input Bandwidth, AIBW) — частота, на якій амплітуда вихідного сигналу зменшується на 3 дБ (-3 dB point) при синусоїдальному вхідному сигналі повного розмаху.

AIBW обмежується:

- смугою пропускання S/H схеми;

- паразитними ємностями входу;
- обмеженою швидкістю наростання (slew rate) вхідних буферів.

Для high-speed АЦП AIBW може бути значно вищою за частоту Найквіста ($f_s/2$), що дозволяє використовувати undersampling для RF застосувань.

Ефективна роздільна здатність (Effective Resolution Bandwidth, ERBW) — частота, на якій ENOB зменшується на 1 біт. ERBW зазвичай нижча за AIBW і є більш практичним показником придатності АЦП для high-frequency applications.

Джитер апертури (Aperture Jitter, t_j) — випадкова флуктуація моменту взяття вибірки, яка призводить до шуму, пропорційного частоті та амплітуді вхідного сигналу.

Вплив джитеру на SNR. Для досягнення $SNR > 74$ дБ (12 біт) при $f_{in} = 100$ МГц потрібно $t_j < 200$ пс (пікосекунд).

Затримка апертури (Aperture Delay, t_{ad}) — фіксований час між фронтом тактового сигналу та фактичним моментом взяття вибірки. На відміну від джитеру, aperture delay є систематичною затримкою і може бути скомпенсована.

Енергетична ефективність оцінюється показником якості (Figure of Merit, FoM). $FoM = Power / (2^{ENOB} \times f_s)$ виражається у пДж/крок (picojoules per conversion step). Нижче значення FoM вказує на кращу енергоефективність. Сучасні high-performance АЦП досягають $FoM < 0.1$ пДж/крок.

1.3 Джерела похибок в аналого-цифровому перетворенні

Точність аналого-цифрового перетворення обмежується численними джерелами похибок, які можна класифікувати на фундаментальні (неусувні), систематичні (коригуються) та випадкові (стохастичні).

Фундаментальні джерела похибок — це шум квантування (Quantization Noise) — фундаментальна похибка, притаманна будь-якому процесу дискретизації за рівнем. Як було показано раніше, середньоквадратичне значення шуму квантування: $\sigma_q = LSB / \sqrt{12}$

Потужність шуму квантування рівномірно розподіляється в смузі від 0 до $f_s/2$ (частота Найквіста), тому спектральна щільність потужності:

$$Sq(f) = (LSB)^2 / (12 \times fs/2) = (LSB)^2 / (6fs),$$

Теоретичний SQNR = 6.02N + 1.76 дБ є фундаментальною межею для N-бітного АЦП без застосування передискретизації або шумоформування.

Тепловий шум (Thermal Noise, Johnson-Nyquist Noise) — випадковий шум, генерований тепловим рухом електронів у резисторах та каналах транзисторів. Спектральна щільність теплового шуму $S_n(f) = 4kTR$, де $k = 1.38 \times 10^{-23}$ Дж/К — стала Больцмана, T — абсолютна температура (К), R — опір (Ом).

Середньоквадратичне значення теплового шуму в смузі B : $V_{n_rms} = \sqrt{4kTRB}$

При кімнатній температурі ($T = 300$ К) та опорі $R = 1$ кОм у смузі $B = 100$ МГц: $V_{n_rms} = \sqrt{4 \times 1.38 \times 10^{-23} \times 300 \times 1000 \times 100 \times 10^6} \approx 64$ мкВ

kT/C шум — специфічна форма теплового шуму в схемах з вибіркою-зберіганням та перемикаючими конденсаторами (switched-capacitor circuits). Під час заряджання конденсатора C через резистивний ключ (опір R_{on}) накопичується заряд з випадковою флуктуацією: $V_{n_rms} = \sqrt{kT/C}$

Важливо, що цей шум не залежить від опору ключа R_{on} , а визначається тільки ємністю конденсатора. Для $C = 1$ пФ при $T = 300$ К:

$$V_{n_rms} = \sqrt{(1.38 \times 10^{-23} \times 300 / 1 \times 10^{-12})} \approx 64 \text{ мкВ.}$$

Це еквівалентно приблизно 6 LSB для 12-бітного АЦП з діапазоном 2 В, що вказує на необхідність використання конденсаторів достатньої ємності у high-resolution АЦП. Для досягнення шуму < 0.5 LSB у 12-бітному АЦП потрібно:

$$C > kT \times 2^N / (0.5 \times V_{ref})^2.$$

де $V_{ref} = 2$ В, $N = 12$

$$C > 1.38 \times 10^{-23} \times 300 \times 4096 / (0.5 \times 2)^2 \approx 6.8 \text{ пФ}$$

1/f шум (Flicker Noise, Pink Noise) — низькочастотний шум, спектральна щільність якого обернено пропорційна частоті. Особливо виражений у MOS транзисторах через захоплення/вивільнення носіїв на поверхневих станах Si/SiO₂ інтерфейсу:

$$S_n(f) = K / (C_{ox} \times W \times L \times f^\alpha),$$

де K — технологічна константа;

C_{ox} — ємність оксиду на одиницю площі;

W та L — ширина і довжина каналу транзистора, $\alpha \approx 1$.

1/f шум домінує на низьких частотах (зазвичай $f < 1$ кГц - 1 МГц залежно від технології) і може бути зменшений через:

- збільшення площі транзисторів ($W \times L$);
- використання PMOS замість NMOS (нижчий рівень 1/f шуму);
- Chopper stabilization або auto-zeroing техніки;
- Correlated Double Sampling (CDS).

Систематичні джерела похибок — це похибки опорної напруги -- будь-яке відхилення опорної напруги V_{ref} від номіналу безпосередньо перетворюється в похибку підсилення:

$$Gain Error = \Delta V_{ref} / V_{ref} \times 100\%$$

Вимоги до стабільності V_{ref} для N -бітного АЦП:

$$\Delta V_{ref} / V_{ref} < 1 / (2 \times 2^N)$$

Джерела нестабільності V_{ref} :

- температурний дрейф — типowo від 5 до 50 ppm/°C для прецизійних voltage references (наприклад, LM399, ADR435);
- довгострокова стабільність (aging) — типowo 10-100 ppm/1000 годин;
- завантажувальний регулювання (load regulation) — зміна Vref при зміні струму навантаження;
- шум опорної напруги — накладається на всі квантові рівні.

Неузгодженість компонентів (Component Mismatch) — випадковий розкид параметрів ідентичних компонентів через технологічні флуктуації при виготовленні інтегральних схем.

Для резисторів відносна неузгодженість описується моделлю Pelgrom: $\sigma(\Delta R/R) = AR / \sqrt{(W \times L)}$, де AR — технологічна константа (типowo 0.1-1% мкм для полікремнієвих резисторів), W та L — розміри резистора.

Для пари резисторів площею 10×10 мкм² в технології 180 нм $\sigma(\Delta R/R) \approx 0.3\% / \sqrt{100} = 0.03\%$ або 300 ppm

У Flash АЦП неузгодженість резисторів діляника опорної напруги безпосередньо створює DNL та INL. Для N-бітного Flash АЦП з 2^N резисторами $\sigma(\text{DNL}) \approx \sqrt{2^N} \times \sigma(\Delta R/R)$.

Для 8-бітного Flash АЦП (256 резисторів) $\sigma(\text{DNL}) \approx \sqrt{256} \times 0.0003 = 16 \times 0.03\% \approx 0.5\%$ або 5 LSB!

Це пояснює, чому Flash АЦП обмежені роздільністю від 8 до 10 біт без цифрової корекції.

Для конденсаторів аналогічна модель: $\sigma(\Delta C/C) = AC / \sqrt{(W \times L)}$, з $AC \approx 0.1-0.5\%$ мкм залежно від типу конденсатора (MIM, MOM, MOS).

Неідеальності підсилювачів залишку в Pipeline АЦП — це кінечний коефіцієнт підсилення (Finite Gain) — реальні операційні підсилювачі мають обмежений DC gain A_0 , що призводить до похибки коефіцієнта підсилення залишку: $G_{\text{actual}} = G_{\text{ideal}} \times A_0 / (A_0 + G_{\text{ideal}})$

Для ідеального $G_{\text{ideal}} = 2$ та $A_0 = 60$ дБ (1000): $G_{\text{actual}} = 2 \times 1000 / (1000 + 2) \approx 1.996$ Похибка $\varepsilon = (2 - 1.996) / 2 = 0.2\%$ або 8 LSB для 12-бітного АЦП.

Вимога до DC gain для N-бітного Pipeline АЦП — $A_0 > 2^{(N+1)}$.

Для 12-бітного: $A_0 > 8192$ або 78 дБ, що складно досягти в сучасних низьковольтних CMOS технологіях (напруга живлення < 1.5 В).

Обмежена швидкість наростання (Slew Rate) — максимальна швидкість зміни вихідної напруги підсилювача: $SR = dV_{out}/dt |_{max}$

Недостатня SR призводить до неповного встановлення залишку, що створює нелінійні спотворення, залежні від величини вхідного сигналу. Для підсилювача з SR та максимальним вихідним розмахом V_{out_max} , час встановлення для повного розмаху.

Для Pipeline АЦП зі швидкістю $f_s = 100$ МВ/с, період тактування $T = 10$ нс, але лише половина циклу (5 нс) доступна для підсилення залишку. При $V_{out_max} = 2$ В потрібно: $SR \geq 2 \text{ В} / 5 \text{ нс} = 400 \text{ В/мкс}$

Скінченна смуга пропускання (Finite Bandwidth) — частота одиничного підсилення (unity-gain bandwidth, f_u) обмежує швидкість встановлення. Час встановлення з точністю ϵ $t_{settle} \approx \ln(1/\epsilon) / (2\pi \times f_u)$

Для встановлення з точністю 0.012% (12 біт, $\epsilon = 0.00012$): $t_{settle} \approx \ln(8192) / (2\pi \times f_u) \approx 9 / (2\pi \times f_u) \approx 1.43 / f_u$. При $t_{settle} = 5$ нс потрібно $f_u \geq 286$ МГц.

Нелінійності підсилювача — відхилення від лінійної передатної характеристики, які створюють гармонічні спотворення.

Основні джерела:

- нелінійність транзисторів у вхідній диференціальній парі;
- модуляція довжини каналу (channel-length modulation);
- нелінійність навантажувальних елементів;
- нелінійність конденсаторів (voltage-dependent capacitance).

Похибка Offset компаратора (Comparator Offset, V_{os_comp}) — це систематична різниця напруг між входами, при якій компаратор перемикається. Типові значення: 1-50 мВ залежно від розмірів транзисторів та архітектури.

У Flash АЦП offset 2^N компараторів створює випадкові помилки в визначенні квантових рівнів, що призводить до DNL та INL.

Це вимагає великих вхідних диференціальних пар у компараторах, що

збільшує площу та споживання.

Метастабільність компаратора — ймовірність того, що компаратор не прийме рішення протягом відведеного часу, якщо різниця вхідних сигналів дуже мала. Ймовірність метастабільності $P_{meta} = (T_0 / T_{decision}) \times \exp(-T_{decision} / \tau)$, де T_0 — вікно метастабільності (типово 100 пс - 1 нс), $T_{decision}$ — час, відведений для прийняття рішення, τ -- постійна часу регенерації компаратора (типово 10-100 пс).

Для high-speed АЦП з $f_s = 1$ ГВ/с, $T_{decision} \approx 0.5$ нс, потрібно забезпечити $P_{meta} < 10^{-15}$ для прийнятної частоти помилок.

Джитер тактового сигналу (Clock Jitter) — випадкова флуктуація періоду тактового сигналу. Джитер створює апертурний шум у схемі S/H, що обмежує досяжний SNR: $SNR_{jitter} = -20 \log_{10}(2\pi f_{in} t_j)$; для синусоїдального сигналу частоти f_{in} з амплітудою $V_{pp} = V_{ref}$ ефективне значення шуму через джитер $V_{n_jitter} = \pi f_{in} V_{pp} t_j$; для 12-бітного АЦП ($SNR \approx 74$ дБ) при $f_{in} = 100$ МГц допустимий RMS джитер $t_j < 1 / (2\pi \times 100 \text{ МГц} \times 10^{(74/20)}) \approx 318$ пс.

Джитер особливо критичний для high-frequency applications. При $f_{in} = 500$ МГц для досягнення 10 біт ENOB потрібно $t_j < 50$ пс, що вимагає дуже низькошумних PLL або використання зовнішніх прецизійних генераторів.

Композитні джитер від різних джерел $t_{j_total} = \sqrt{(t_{j_clock}^2 + t_{j_aperture}^2 + t_{j_thermal}^2)}$, де t_{j_clock} — джитер тактового генератора, $t_{j_aperture}$ — джитер схеми S/H, $t_{j_thermal}$ — тепловий джитер.

Цифровий комутаційний шум (Digital Switching Noise) — перехідні струми у цифровій логіці під час перемикавання транзисторів створюють шум живлення (power supply noise) та шум землі (ground bounce), які через паразитні зв'язки потрапляють в аналогову частину.

Потужність комутаційного шуму пропорційна кількості перемикачів:
 $P_{switching} = \alpha \times C_{load} \times V_{dd}^2 \times f_{clock}$, де α — коефіцієнт активності (activity factor, зазвичай 0.1-0.3).

Методи боротьби з цифровим шумом:

— роздільне живлення аналогової (AVDD) та цифрової (DVDD) частин;

- Guard rings навколо чутливих аналогових блоків;
- Differential signaling для тактових сигналів;
- синхронізація цифрових перемикачів з неактивними фазами аналогового перетворення;
- On-chip decoupling capacitors.

Substrate coupling — шум від цифрових перемикачів поширюється через спільний кремнієвий субстрат до аналогових блоків. Особливо проблематично в SoC (System-on-Chip), де високошвидкісні цифрові процесори розташовані поруч з АЦП.

Перехресні завади (Crosstalk) між каналами у багатоканальних АЦП через:

- ємнісні зв'язки між сусідніми провідниками;
- індуктивні зв'язки через спільні шини живлення;
- паразитні зв'язки через субстрат.

В таблиці 1.2 наведено вимоги до основних параметрів компонентів для АЦП різної роздільності.

Таблиця 1.2 — Вимоги до параметрів компонентів АЦП

Параметр	8 біт	10 біт	12 біт	14 біт	16 біт
Thermal noise (мкВ RMS)	< 300	< 80	< 20	< 5	< 1.3
Vref stability (ppm)	< 4000	< 1000	< 250	< 62	< 15
OA DC gain (дБ)	> 48	> 60	> 72	> 84	> 96
Comp. offset σ (мВ)	< 20	< 5	< 1.2	< 0.3	< 0.08
Resistor matching σ (%)	< 2	< 0.5	< 0.12	< 0.03	< 0.008
Capacitor matching σ (%)	< 1	< 0.25	< 0.06	< 0.015	< 0.004
Clock jitter @ 100 MHz (пс)	< 1300	< 320	< 80	< 20	< 5
INL (LSB)	< ± 2	< ± 1	< ± 0.5	< ± 0.25	< ± 0.12
DNL (LSB)	< ± 1	< ± 0.5	< ± 0.25	< ± 0.12	< ± 0.06

Як видно з таблиці, вимоги до параметрів компонентів експоненційно зростають з роздільністю, що робить створення високорозрядних АЦП надзвичайно складним завданням при використанні традиційних архітектур.

Саме тут вагова надлишковість пропонує привабливе альтернативне рішення, та набуває сенсу.

1.4 Надлишкові системи числення та їх застосування в аналого-цифрових перетворювачах

Традиційні позиційні системи числення (двійкова, десяткова) використовують фіксовані ваги для кожної розрядної позиції і забезпечують унікальне представлення кожного числа. Однак існують альтернативні системи числення з надлишковістю (redundancy), де одне і те ж число може бути представлене декількома способами. Ця властивість відкриває можливості для виявлення та корекції похибок, що є ключовою ідеєю для побудови АЦП з підвищеною толерантністю до неідеальностей аналогових компонентів.

Надлишкова позиційна система числення (Redundant Number System, RNS) визначається базою r (radix) та множиною дозволених цифр $D = \{d_0, d_1, \dots, d_m\}$, де $m \geq r$. Якщо $m > r-1$, система є надлишковою. Число X в надлишковій системі з базою r представляється як:

$$X = \sum(d_i \times r^i), \text{ де } d_i \in D, i = 0..n-1.$$

Коефіцієнт надлишковості (redundancy factor) ρ визначає ступінь надлишковості:

$$\rho = (m + 1) / r.$$

Для традиційної двійкової системи: $r = 2$, $D = \{0, 1\}$, $m = 1$, $\rho = 2/2 = 1$ (немає надлишковості). Для надлишкової двійкової системи з signed-digit: $r = 2$, $D = \{-1, 0, 1\}$, $m = 2$, $\rho = 3/2 = 1.5$.

Вагова надлишковість у аналого цифровому перетворенні ґрунтується на введенні до структури вагового коду таких коефіцієнтів які перекривають один одного і забезпечують можливість отримання одного й того самого значення вихідного сигналу різними комбінаціями розрядів. На відміну від класичних

двійкових ваг де кожен розряд має фіксоване значення яке не дублюється і не може бути компенсоване іншими елементами надлишкова вага дає змогу формувати одну величину кількома варіантами що створює зону допустимих похибок у кожному розряді. Така властивість дозволяє компенсувати неточності аналогових елементів без втрати коректності кінцевого цифрового результату.

Система з ваговою надлишковістю може використовувати розширений алфавіт розрядів де кожен розряд має не лише основне а й додаткове значення що дозволяє компенсувати похибку попереднього розряду шляхом вибору сусіднього значення або надлишкового коефіцієнта. Це забезпечує суттєве підвищення точності у випадках коли ваги основних елементів мають розкид у межах десятків відсотків. Алгоритмічно така система працює з використанням розширеної порогової зони що робить процес аналого цифрового перетворення менш чутливим до динамічних збурень шуму або нестабільності елементної бази.

Вагова надлишковість дозволяє будувати ЦАП і АЦП з нерозривною характеристикою перетворення що усуває проблеми сегментації лінійності які характерні для традиційних перетворювачів і забезпечує плавну зміну вихідного кроку навіть у випадку значного відхилення коефіцієнтів вагових елементів.

Традиційні аналого цифрові перетворювачі побудовані на двійковій або іншій однозначній системі вагових коефіцієнтів мають суворі вимоги до точності кожного елемента оскільки будь яка похибка у старших розрядах одразу призводить до значного спотворення вихідного коду. У таких системах ваги розрядів не компенсуються один одним тому навіть незначне відхилення масштабу опорної напруги або похибка струмового дзеркала може призвести до збільшення інтегральної чи диференціальної нелінійності що потребує застосування високоточних компонентів складних методів температурної стабілізації або попереднього калібрування.

АЦП з ваговою надлишковістю працюють за іншим принципом у якому кожен розряд має зону перекриття із сусіднім і похибки окремих вагових елементів можуть бути автоматично компенсовані за рахунок надлишкових

розрядів. Це дозволяє використовувати менш точні компоненти з великим розкидом параметрів без шкоди для точності кінцевого результату. Традиційні АЦП мають перевагу у простоті алгоритму та меншій складності цифрової логіки але вони суттєво програють у стійкості до динамічних похибок та до нерівномірності елементної бази.

Надлишкові АЦП можуть працювати при значних похибках вагових коефіцієнтів забезпечують нерозривну характеристику перетворення та допускають прискорене порозрядне врівноваження. Така архітектура дозволяє зменшити вплив затримок усталення та інжекції заряду на процес перетворення оскільки рішення щодо молодших розрядів може компенсувати динамічні похибки старших.

Таким чином надлишкові АЦП забезпечують вищу точність стабільність і швидкодію при менш жорстких вимогах до апаратної реалізації що робить їх перспективними для сучасних цифрових систем реєстрації аналогових сигналів.

2 ДОСЛІДЖЕННЯ МЕТОДІВ ПОБУДОВИ СИСТЕМ ЦИФРОВОГО РЕЄСТРУВАННЯ

2.1 Побудова високолінійної системи реєстрування на основі системи числення з ваговою надлишковістю (СЧВН)

Побудова високолінійних систем реєстрування, особливо у форматі великомасштабних інтегральних схем (ВІС), вимагає подолання фундаментальних обмежень, пов'язаних з технологічними допусками на точність пасивних елементів (резисторів, конденсаторів). Застосування системи числення з ваговою надлишковістю (СЧВН) є ключовим архітектурним і алгоритмічним рішенням, що забезпечує високу інтегральну лінійність (INL) та унеможливорює появу розривів у характеристиці перетворення.

Високолінійна система реєстрування є послідовною комбінацією аналогових блоків підготовки сигналу, надлишкового аналого-цифрового перетворювача та цифрового ядра обробки.

Структурна схема системи представлена на рисунку 2.1.




Рисунок 2.1 — Структурна схема високолінійної системи реєстрування на основі СЧВН-АЦП.

Вхідний аналоговий тракт та антиаліасинг-фільтр (ААФ) цей блок здійснює попереднє підсилення та частотну фільтрацію вхідного аналогового сигналу $U_{вх}(t)$. ААФ є критично важливим для дотримання теореми Котельникова, обмежуючи смугу частот сигналу $F_{вх}$ до $F_{вх} \leq F_{дискретизації}/2$

недотримання цієї умови призводить до аліасингу (накладання спектрів), що не може бути усунено цифровими методами.

Пристрій вибірки-зберігання (ПВЗ) ПВЗ фіксує миттєве значення сигналу $U_{bx}[n]$ на момент дискретизації і підтримує його постійним протягом усього циклу перетворення АЦП. Це дозволяє мінімізувати динамічну похибку АЦП, пов'язану зі швидкістю зміни вхідного сигналу.

Підсилювач-масштабатор: цей блок точно узгоджує амплітуду сигналу із динамічним діапазоном напруг АЦП ($U_{опорн}$). Він забезпечує максимальне використання розрядної сітки, що є необхідним для досягнення високого співвідношення сигнал/шум.

АЦП з ЦАП із ваговою надлишковістю це центральний вузол, який може бути реалізований за схемою послідовного наближення (для високої роздільної здатності) або паралельно-послідовною (для високої швидкодії). Ключовим є ЦАП із ваговою надлишковістю (ЦАП ВН). Його ваги розрядів Q_i формуються на основі основи СЧВН a (де $a < 2$), і визначають його здатність компенсувати технологічні неідеальності.

Алгоритмічна база є фундаментальною для реалізації переваг системи числення з ваговою надлишковістю (СЧВН). Вона включає вибір оптимальної основи a , розробку методів декодування надлишкового коду та інтеграцію самокалібрування для досягнення надвисокої лінійності.

Вибір основи a є критичним рішенням, що визначає баланс між подовженням розрядної сітки та відносною надлишковістю системи, а головне гарантує нерозривність характеристики перетворення ЦАП.

Головна мета введення вагової надлишковості ($a < 2$) — забезпечити, щоб сумарна вага молодших розрядів могла перекрити максимально можливу похибку будь-якого старшого розряду.

Максимальне припустиме відносне значення похибки (δQ_{max}), при якому гарантується відсутність розривів, пов'язане з a наближеним співвідношенням:

$$\delta Q_{\max} \approx \frac{\sum_{i=0}^{n-2} Q_i - Q_{n-1}}{\sum_{i=0}^a Q_i} \approx 2 - a,$$

З цього випливає, що необхідне значення α для компенсації відомої технологічної похибки δQ_{\max} становить:

$$\alpha \approx \frac{2}{1 + \delta Q_{\max}}.$$

Практичні рекомендації: для стандартних технологій ВІС, де похибки відношення номіналів резисторів δQ_{\max} зазвичай становлять від 5 до 8 %, оптимальний вибір α лежить у діапазоні, який надає достатній запас на технологічний допуск.

Таблиця 2.1. Взаємозв'язок основи СЧВН (α) та максимально припустимої похибки ваг розрядів

α (Основа СЧВН)	δQ_{\max} (%) (макс. припуст. відносна похибка)
200	0
1,90	5,26
1,85	8,18
1,618 (золота середина)	23,61
1,50	33,3

Критерії вибору є такі як «Золота пропорція» ($\alpha \approx 1,618$) та інші малі α забезпечують високу надлишковість (здатність компенсувати $\delta Q_{\max} \approx 23,61\%$), однак, вони вимагають значного подовження розрядної сітки (n). Наприклад, для 16-розрядної точності необхідне число розрядів n буде значно більшим, ніж для $\alpha \approx 1,85$, що ускладнює схемотехнічну реалізацію та збільшує час перетворення. Основи, близькі до 2 ($\alpha \in [1,85; 1,90]$): Ці основи (наприклад, $\alpha=1,85$) надають

оптимальний баланс. Це критично важливо для інтегрованих схем, де необхідно досягти високої швидкодії, та збільшити ефективність всієї формули загалом, тому вона і використовується. Таким чином, для більшості ВІС доцільно вибирати α у діапазоні $1,85 \leq \alpha \leq 1,90$. Наприклад, для 16-розрядної точності необхідне число розрядів n буде значно більшим, ніж для $\alpha \approx 1,85$, що ускладнює схемотехнічну реалізацію та збільшує час перетворення для усієї формули, а є критичним рішенням, що визначає баланс між подовженням розрядної сітки

Верифікація лінійності системи здійснюється шляхом моделювання, яке фокусується на пошуку «особливих» точок — критичних зон, де порушується умова нерозривності.

Кількісним показником нерозривності є дотримання максимально допустимої похибки врівноваження $\Delta A_{вр.мах}$:

$$\Delta A_{вр} = |A_{вх} - A(N_{вих})| \leq \Delta A_{вр.мах}.$$

«Особливі» точки — це значення $A_{вх}$, при яких $\Delta A_{вр}$ перевищує $\Delta A_{вр.мах}$ (точки розриву), або дорівнює гранично допустимому значенню (критичні точки).

Алгоритм пошуку «особливих» точок із змінним кроком слугує для підвищення ефективності моделювання застосовується алгоритм з адаптивним кроком, що істотно скорочує час розрахунку.

Таблиця 2.1 — Ініціалізація параметрів.

Етап (Блок схеми)	Дія	Умова/Критерій	Роль в алгоритмі
Початок	Ініціалізація параметрів. Задання $A_{вх} = 0$; $\Delta A_{кр} = \Delta A_1$ (великий крок); $\Delta A_{вр.мах}$.	$A_{вх} = 0$	Початок моделювання.
Цикл 1	Пошук на великому кроці: Збільшення вхідного сигналу: $A_{вх} = A_{вх} + \Delta A_{кр}$	$\Delta A_{кр} = \Delta A_1$	Швидке сканування діапазону.

Продовження таблиці 2.1

Умова 1	Чи відбулася зміна коду $N_{вих}$ від N' до N'' ?	$N' \neq N''$	Фіксація точки переходу коду.
Блок 1	Фіксація: запам'ятовування значення $A_{вх}(N')$ та кроку $\Delta A_{кр}$.	$A_{фікс} = A_{вх}$	Підготовка до аналізу.
Умова 2	Чи перевищує похибка врівноваження максимально припустиму?	$\Delta A_{ер} \geq \Delta A_{ер.мах}$	Перевірка умови розриву.
Блок 2	Уточнення: Зміна кроку $\Delta A_{кр} = \Delta A_2$ (дрібний крок).	$\Delta A_2 < \Delta A_1$	Підвищення точності в критичній зоні.
Умова 3	Чи підтверджується умова розриву після уточнення?	$\Delta A_{вр} \geq \Delta A_{вр.мах}$	Фінальна верифікація особливої точки.
Блок 3	Таблювання: фіксація знайденої особливої точки (точки розриву або критичної точки) у спеціальній таблиці.	Табличний запис	Збереження результатів.
Блок 4	Продовження: відновлення великого кроку $\Delta A_{кр} = \Delta A_1$	$\Delta A_{кр} = \Delta A_1$	Повернення до швидкого сканування.
Умова 4	Чи досягнуто кінця діапазону?	$A_{вх} < A_{вх.мах}$	Умова завершення моделювання.
Кінець	Завершення процесу.	$A_{вх} \leq A_{вх.мах}$	Моделювання завершено.

Розробка алгоритмів згортання та розгортання для однозначного декодування. Оскільки вихідний код $N_{СЧВН}$ є надлишковим (одному аналоговому значенню може відповідати кілька кодових комбінацій), він вимагає однозначного перетворення на стандартний двійковий код $N_{ДВ}$.

Алгоритм розгортання- це процес аналого-цифрового врівноваження, що відбувається в самому АЦП. Мета: знайти таку комбінацію розрядів $d_i \in \{0,1\}$ у системі СЧВН

$$\sum_{i=0}^{n-1} d_i \cdot Q_i$$

яка мінімізує похибку врівноваження $\Delta A_{вр}$.

Через надлишковість, процес послідовного наближення завжди може знайти комбінацію, що мінімізує похибку, навіть якщо ваги Q_i відхилені, що і гарантує нерозривність.

Алгоритм згортання (декодування) — це процес, що виконується в цифровому ядрі обробки (ЦЯО). Мета: перетворити надлишковий код $N_{СЧВН}$ на унікальний ненадлишковий двійковий код $N_{ДВ}$.

Алгоритм згортання зазвичай є ітераційним та базується на послідовному перенесенні «ваги» від старших розрядів до молодших, використовуючи властивість

$$\sum_{i=0}^{k-1} Q_i > Q_k - \Delta Q_{max}.$$

Для СЧВН з $\alpha > 1,5$ декодування є відносно простим і може бути реалізоване на швидкій комбінаційній логіці.

Для досягнення високої лінійності (16–20 розрядів) необхідно усунути залишкові похибки ваг, які не були повністю скомпенсовані за рахунок надлишковості. Це досягається інтеграцією цифрового самокалібрування.

Вимірювання ваг тестовими кодами:

- ЦЯО ініціює калібрувальний цикл;
- генерується послідовність тестових кодів, які ізольовано активують окремі розряди Q_i ЦАП ВН;
- аналоговий вихід ЦАП ВН вимірюється або порівнюється з високоточним еталоном, що дозволяє визначити реальне значення ваги розряду

$Q_i^{реал}$.

Формування корекційних коефіцієнтів:

— на основі вимірювань обчислюються відхилення ΔQ_i від номінальних значень $Q_i^{ном.}$;

— ЦЯО формує набір корекційних коефіцієнтів K_i .

Коефіцієнт K_i для кожного розряду

$$K_i \approx \frac{Q_i^{ном.}}{Q_i^{реал.}}$$

Під час штатної роботи корекційні коефіцієнти K_i застосовуються в ЦЯО до надлишкового коду $N_{СЧВН}$ перед його декодуванням (згортанням). Це математично еквівалентно усуненню неідеальностей ЦАП:

$$N_{скор.} = \text{Згортання} \left(\sum_{i=0}^{n-1} d_i \cdot Q_i^{ном.} \cdot K_i \right) \approx N_{ідеальний}$$

Таким чином, використання надлишковості СЧВН перетворює критичну проблему точного аналогового узгодження ваг на більш просту проблему вимірювання та цифрової корекції, що є наріжним каменем у досягненні високої лінійності в інтегрованих системах реєстрування.

Дослідження та проектування високолінійної системи реєстрування підтвердили, що ключовим рішенням для подолання обмежень технологічних допусків пасивних елементів у ВІС є інтеграція системи числення з ваговою надлишковістю (СЧВН) у складі аналого-цифрового перетворювача (АЦП). Запропонована архітектура системи, що включає точний аналоговий тракт (ААФ, ПВЗ, Підсилювач-Масштабатор) та цифрове ядро обробки (ЦЯО), є єдиним комплексом, де висока лінійність забезпечується не лише апаратним, а й алгоритмічним шляхом.

Фундаментальним теоретичним критерієм, що лежить в основі СЧВН, є критерій нерозривності характеристики перетворення. Було встановлено, що

вибір основи α прямо визначає максимально допустиму відносну відносну похибку ваг δQ_{\max} , при якій гарантується відсутність розривів, згідно із співвідношенням: $\alpha \approx \frac{2}{1+\delta Q_{\max}}$. Практичний вибір основи в діапазоні $1,85 \leq \alpha \leq 1,90$ є оптимальним, оскільки він забезпечує необхідний запас надлишковості для компенсації типових технологічних похибок 8 % при мінімальному подовженні розрядної сітки.

Алгоритмічна інтеграція є не менш важливою, ніж архітектура. Надлишковий код $N_{\text{СЧВН}}$ отриманий в результаті процесу розгортання (аналого-цифрового врівноваження), вимагає подальшої обробки у ЦЯО. Тут реалізується алгоритм згортання для однозначного декодування коду на стандартний двійковий формат $N_{\text{ДВ}}$. Найважливішою функцією ЦЯО є цифрова корекція коефіцієнтів ваг, яка базується на циклі самокалібрування з використанням тестових кодів. Це дозволяє формувати корекційні коефіцієнти K_i для кожного розряду, тим самим усуваючи залишкові статичні похибки ΔQ_i забезпечуючи можливість досягнення надвисокої лінійності 20 розрядів незалежно від технологічних варіацій кремнію.

Верифікація функціонування системи здійснюється за допомогою спеціалізованого алгоритму пошуку «особливих» точок із змінним кроком. Цей метод дозволяє ефективно локалізувати критичні зони, де похибка врівноваження $\Delta A_{\text{вр}}$ наближається до максимально допустимої $\Delta A_{\text{вр.мах}}$, що є ключовим для підтвердження стійкості архітектури до похибок. Використання адаптивного кроку ΔA_1 для сканування та ΔA_2 для уточнення) значно скорочує час моделювання при збереженні високої точності.

Таким чином, розроблена архітектура системи реєстрування на основі СЧВН, підкріплена критерієм нерозривності α та алгоритмами цифрової корекції, повністю відповідає вимогам до побудови високолінійних інтегрованих систем, забезпечуючи високу точність, надійність та стійкість до технологічних неідеальностей.

2.2. Розробка багаторозрядного ЦАП із нерозривною характеристикою

Цифро-аналоговий перетворювач (ЦАП) є критичним елементом у будь-якій системі, що з'єднує цифровий та аналоговий світи, перетворюючи N -розрядний цифровий код D на відповідну аналогову вихідну напругу V_{OUT} або струм I_{OUT} . Мірою монотонності є Диференціальна нелінійність (DNL), яка кількісно оцінює відхилення фактичної величини кроку перетворення від ідеального значення LSB. DNL для k -го коду.

Умова забезпечення монотонності: для гарантування нерозривної характеристики ЦАП необхідна сувора умова.

Для багаторозрядних ЦАП (понад 10 розрядів) із високими вимогами до монотонності та швидкодії найчастіше застосовуються такі архітектури, зазначені в таблиці 2.1:

Таблиця 2.1 — Таблиця монотонності та швидкодії.

Архітектура	Переваги	Недоліки
Зважена резистивна	Проста, швидка.	Потребує резисторів із широким діапазоном значень (залежність від 2^N), складно забезпечити точність узгодження.
R-2R матриця	Потребує лише два номінали резисторів (R і $2R$), легше узгодження.	Швидкодія залежить від паразитної ємності, похибка резисторів безпосередньо впливає на диференціальну нелінійність (DNL).
Матриця струмових джерел	Висока швидкодія, хороша монотонність (при узгодженні транзисторів).	Складність реалізації прецизійних струмових джерел та їх узгодження.
Сегментована (комбінована)	Компроміс між швидкістю та точністю (наприклад, R-2R для молодших розрядів та зважені струмові джерела для старших).	Складна логіка керування.

Прикладом обрано архітектуру R-2R матриці як оптимальний компроміс між точністю, кількістю необхідних компонентів та простотою інтеграції.

Структурно ЦАП на базі R-2R матриці складається з трьох основних

блоків:

- цифровий регістр/буфер: зберігає вхідний N -розрядний цифровий код.
- R-2R Резистивна матриця: основний перетворюючий елемент, що формує зважені струми.
- вихідний операційний підсилювач (ОП): перетворює суму зважених струмів у напругу (для струмового виходу) або слугує буфером (для напругового виходу).




Рисунок 2.2 — Схема R-2R матриці (N=4)

Для багаторозрядного ЦАП із високими вимогами до монотонності ключове значення має точність узгодження резисторів та параметри комутуючих ключів.

Технічні вимоги до ЦАП в таблиці 2.2.

Таблиці 2.2 — Технічні вимоги до ЦАП

Параметр	Значення/ Вимога	Примітки
Розрядність (N)	12 - 16 біт	Визначає максимальну роздільну здатність.
Час встановлення	< 10 мкс	Для динамічних систем.
Максимальна інтегральна нелінійність (INL)	< ± 1 LSB	Ключовий параметр точності.
Максимальна диференціальна нелінійність (DNL)	< ± 0.5 LSB	Критична вимога для забезпечення нерозривності (DNL має бути > -1 LSB).
Вихідний діапазон напруги	0 В до V_{Tef}	Типовий уніполярний вихід.

Ці вимоги характерні для високоточних ЦАП, які використовуються в аудіосистемах, системах керування або вимірювальному обладнанні.

3 РОЗРОБКА АНАЛОГОВИХ ВУЗЛІВ І СХЕМ АЦП

3.1 Двотактний буфер напруги, масштабатори і відбивачі струму

Цей підрозділ присвячений критично важливим блокам, які керують аналоговим сигналом та формують необхідні робочі умови (зміщення).

Двотактний буфер напруги виконує функцію високошвидкісного повторювача напруги з одиничним коефіцієнтом підсилення. Його основне завдання — забезпечити гальванічну розв'язку між джерелом сигналу (що має високий вихідний опір) і навантаженням (наприклад, конденсатор вибірки АЦП, що є ємнісним навантаженням). Завдяки високому вхідному опору буфер мінімізує струм, споживаний від джерела, запобігаючи спотворенню сигналу. При цьому низький вихідний опір дозволяє йому швидко перезаряджати великі ємності, що є ключовим для підтримки високої швидкості наростання та мінімізації часу встановлення (settling time). Назва "двотактний" (push-pull) походить від його здатності ефективно як "штовхати" струм у навантаження (джерело), так і "тягнути" струм із нього (стік), забезпечуючи симетричну роботу і більшу вихідну потужність порівняно з однотоктними схемами.

Масштабатори (або підсилювачі) необхідні для приведення амплітуди вхідного сигналу до оптимального динамічного діапазону АЦП, що визначається його опорними напругами. У високоточних системах вони зазвичай реалізуються як повністю диференціальні підсилювачі (FDA). Використання диференціальної конфігурації покращує стійкість до синфазного шуму та подвоює динамічний діапазон без збільшення напруги живлення. Ключовими параметрами є лінійність (для уникнення гармонійних спотворень вхідного сигналу) та широка смуга пропускання, необхідна для точного підсилення високочастотних компонентів сигналу.

Відбивачі струму є базовими схемами для копіювання струмів. Вони використовуються для генерації прецизійних струмів зміщення (bias currents), які задають робочі точки для всіх активних компонентів, таких як операційні підсилювачі, компаратори та джерела опорного струму. Точність відбивача

залежить від точного узгодження транзисторів. Часто використовуються Каскодні відбивачі для підвищення вихідного опору відбивача, що робить копійований струм менш чутливим до коливань напруги навантаження (ефект ранньої напруги). Це є критично важливим для забезпечення стабільності параметрів аналогових блоків у широкому діапазоні робочих умов.

Функціональність високоточного АЦП безпосередньо залежить від характеристик його аналогових вузлів, які виконують допоміжні, але критичні функції. Ці блоки мають бути спроектовані з урахуванням потреби підтримки високої швидкості перетворення та забезпечення стабільності для механізмів самокалібрування.

Двотактний буфер напруги слугує для ізоляції високоомного джерела сигналу від низькоомного навантаження, наприклад, комутованих конденсаторів у схемі вибірки й утримання. Його завдання — мінімізувати час встановлення (settling time) та швидко керувати ємнісним навантаженням. Масштабатори (підсилювачі) узгоджують амплітуду вхідного сигналу з внутрішнім опорним діапазоном перетворювача, вимагаючи високої лінійності та широкої смуги пропускання. Відбивачі струму є основою для формування стабільних струмів зміщення (bias currents), які встановлюють робочі точки для всіх активних компонентів, включаючи компаратори та підсилювачі. Важливою особливістю при проектуванні АЦП на основі СЧВН є те, що, хоча самі ці аналогові вузли можуть бути побудовані на відносно неточних елементах (з технологічним розкидом), кінцева висока точність системи забезпечується за рахунок алгоритмічної корекції, можливої завдяки введенню вагової надлишковості

3.2 Схеми форсованого порозрядного урівноваження

Цей підрозділ детально описує ключові елементи та принцип дії Аналого-цифрових перетворювачів із послідовним наближенням (SAR ADC), які є домінуючою архітектурою для АЦП із середньою та високою роздільною здатністю та низьким енергоспоживанням.

Процес форсованого порозрядного урівноваження полягає у послідовному

визначенні кожного біта цифрового виходу, починаючи зі старшого значущого біта (MSB). Схема працює за принципом двійкового пошуку. Вхідна аналогова напруга V_{in} подається на компаратор. Внутрішній цифро-аналоговий перетворювач (ЦАП) генерує пробну напругу V_{test} , яку подають на інший вхід компаратора.

У більшості сучасних CMOS-реалізацій SAR АЦП використовується ємнісний ЦАП (Capacitor DAC). Цей ЦАП складається з масиву конденсаторів, вагові ємності яких кратні степеням двійки ($C, 2C, 4C, \dots, 2^{N-1}C$). Напруга V_{test} генерується шляхом послідовного підключення цих вагових конденсаторів до опорної напруги V_{ref} або "землі".

Алгоритм порозрядного урівноваження є наступним:

— вибірка — спочатку вхідна напруга V_{in} вибірково зберігається на загальній ємності ЦАП;

— тестування MSB ЦАП генерує $V_{test} = V_{ref}/2$ (це відповідає підключенню найбільшого конденсатора до V_{ref});

— порівняння — компаратор визначає, чи $V_{in} > V_{test}$, фіксація біта;

— якщо $V_{in} > V_{test}$, MSB фіксується як 1, і відповідний конденсатор залишається підключеним до V_{ref} ;

— якщо $V_{in} < V_{test}$, MSB фіксується як 0, і конденсатор підключається до "землі";

— процес повторюється для наступного молодшого біта, на кожному кроці діапазон невизначеності зменшується вдвічі, доки не будуть визначені всі N бітів.

Регістр послідовного наближення (SAR Logic) є цифровим автоматом, який керує цим процесом, забезпечуючи послідовність тестів, фіксацію результатів компаратора та управління комутацією ємностей.

Цей підрозділ деталізує аналого-цифрове порозрядне перетворення, яке є основою для SAR-архітектури, але вдосконалене за допомогою СЧВН. Ключове завдання полягає у комплексному підвищенні швидкодії.

Традиційне двійкове порозрядне урівноваження вимагає майже ідеального встановлення напруги компенсуючого сигналу (який генерується внутрішнім ЦАП) на кожному такті перед порівнянням, оскільки навіть незначна похибка в старшому розряді може призвести до катастрофічної похибки в кінцевому результаті. Навпаки, використання СЧВН (наприклад, із раціональними або ірраціональними основами $\alpha \approx 1.414$ або з розрядними коефіцієнтами $\{-1, 0, 1\}$) вводить вагову надлишковість. Це означає, що сума ваг усіх молодших розрядів перевищує вагу найближчого старшого розряду. Ця надлишковість створює зони перекриття у характеристиці перетворення.

Завдяки цим зонам перекриття реалізується принцип прискореного форсованого АЦ-перетворення. Система з СЧВН набуває властивості самокомпенсування похибок усталення. Це дозволяє значно скоротити тривалість такту перетворення (t_T), оскільки АЦП може коректно продовжувати процес урівноваження, навіть якщо напруга компенсуючого сигналу не встигла повністю встановитися (тобто має істотну динамічну похибку усталення, яка може сягати від 20 до 50%). Це призводить до збільшення швидкодії АЦП від 5 до 10 разів порівняно з класичними двійковими схемами.

3.3 Схеми компенсації динамічних похибок і самокалібрування

Третій підрозділ поєднує методи корекції похибок із можливостями, наданими СЧВН, для досягнення заявлених високих характеристик.

Компенсація динамічних похибок:

Динамічні похибки, такі як похибки усталення (settling errors) в аналогових вузлах, які виникають при прискореному врівноваженні, компенсуються завдяки самій ваговій надлишковості. Можливість толерувати значні похибки компенсуючого сигналу без втрати точності є ключовим механізмом підвищення швидкодії. Таким чином, вагова надлишковість "розмінюється" на компенсацію динамічних похибок першого та другого роду.

Самокалібрування використовується для корекції статичних похибок (насамперед інтегральної (ІНЛ) та диференціальної нелінійності (ДНЛ)). У

класичних двійкових АЦП неточність ваг розрядів ЦАП може призвести до розривів у характеристиці перетворення. Натомість, СЧВН забезпечує нерозривний характер характеристики перетворення, навіть при відхиленнях ваг розрядів у рамках заданого допуску. Це є ключовою перевагою.

Схема самокалібрування на основі СЧВН працює у два режими:

— режим самокалібрування — АЦП вимірює фактичні коди цифрових еквівалентів реальних ваг кожного розряду ЦАП (як додатних, так і від'ємних, якщо використовується система СЧВН(\$-1, 1\$), а також зміщення нуля, отримані коди фіксуються в пам'яті цифрового обчислювального пристрою (ЦОП).

— режим основного перетворення — ЦОП використовує збережені коди відхилень для цифрового коригування вихідного слова, отриманого від регістра послідовного наближення (РПН).

Цей процес дозволяє підвищити точність (лінійність) перетворювачів на 2 порядки, ефективно використовуючи надлишковість для цифрового коригування статичних похибок елементної бази. Таким чином, СЧВН є інструментом для побудови багаторозрядних 17 розрядів високоточних АЦП, що самокалібруються, з прискореною швидкодією, навіть на елементах середньої точності.

Висока роздільна здатність АЦП досягається лише за умови ефективного усунення як динамічних, так і статичних похибок, викликаних фізичними недосконаlostями компонентів.

Динамічні похибки виникають під час швидкої зміни стану схеми. Jitter тактового сигналу нестабільність у часі фронтів тактового сигналу призводить до похибок у моменті вибірки, що є критичним для високочастотних вхідних сигналів. Компенсація вимагає використання генераторів із надзвичайно низьким фазовим шумом (low-jitter PLLs/oscillators).

Інжекція заряду та проникнення тактового сигналу (Clock Feedthrough): Ці явища виникають при швидкому перемиканні комутаційних транзисторів, коли частина заряду їхнього каналу потрапляє на вузол вибірки, спотворюючи

вибіркове значення напруги. Мінімізується використанням диференціальних топологій та спеціалізованих схем комутації, таких як допоміжні комутатори (dummy switches).

Обмежена швидкість аналогових блоків це недостатня швидкість наростання буферів або компараторів призводить до того, що напруга не встигає повністю встановитися (settle) за відведений час, вносячи похибку у вибіркове значення. Вимагає оптимізації архітектури підсилювачів та використання технології бустед-каскод (boosted cascode) для збільшення смуги пропускання.

Самокалібрування націлене на усунення статичних похибок, які переважно викликані похибками узгодження компонентів (mismatch errors), особливо в ємнісній матриці ЦАП. У ідеальному ЦАП вага кожного конденсатора точно дорівнює сумі ваг усіх молодших розрядів плюс один LSB ($2C = C + C$). У реальності через технологічний розкид це співвідношення порушується, що призводить до Диференціальної нелінійності (DNL), різниця між фактичною та ідеальною шириною кроку квантування.

Інтегральна нелінійність (INL) — максимальне відхилення передатної функції АЦП від ідеальної прямої.

Методи самокалібрування працюють за принципом вимірювання фактичної вагомості кожного біта.

Процес включає:

— вимірювання похибки — схема тимчасово переходить у режим калібрування, де послідовно вимірюється точна напруга, яку додає (або віднімає) кожен конденсатор C_i порівняно з ідеальним значенням.

— обчислення коефіцієнтів — на основі вимірів обчислюються цифрові коригуючі коефіцієнти.

— корекція — ці коефіцієнти використовуються для корекції цифрового вихідного слова. Наприклад, якщо біт B_i має більшу вагу, ніж потрібно, його значення може бути скориговане на відповідну величину на наступному цифровому етапі.

— калібрування може бути фоновим (background), відбуваючись під час нормальної роботи, або переднім (foreground), що вимагає короткої паузи в перетворенні.

Ці схеми є обов'язковими для досягнення роздільної здатності 14 біт і вище в технологіях CMOS.

4 МОДЕЛЮВАННЯ ТА ЕКСПЕРИМЕНТ (MicroCap)

4.1 Вибір оптимальної СЧВН під час проєктування АЦП системного призначення з підвищеними точністю та швидкодією

Використання АЦП на базі СЧВН, що працюють з урахуванням описаних принципів підвищення точності та швидкодії, дає змогу комплексно покращити ці показники в інформаційно-вимірювальних системах. Такий підхід є особливо доцільним для систем цифрової реєстрації та обробки аналогових сигналів. При цьому, окрім проєктування структур і вузлів та їх удосконалення, важливим завданням залишається також оптимальний вибір самої СЧВН.

Застосування СЧВН у техніці аналого-цифрового перетворення потребує вирішення задачі раціонального обміну ваговою надлишковості на певні позитивні результати, насамперед — на підвищення точності та швидкодії. При цьому у рамках забезпечення високої точності перевага полягає в можливості використання елементної бази з менш жорсткими вимогами до параметрів, що дозволяє значно зменшити вплив технологічних похибок формування характеристик аналогових вузлів. Наприклад, застосування самокалібрування дає змогу істотно (у десятки або навіть сотні разів) знизити похибку аналого-цифрового перетворення порівняно з первинною похибкою ЦАП, який використовується у схемі.

Завдання ефективного вибору СЧВН тісно пов'язане з оцінюванням ефективності системи перетворення інформації загалом. Одним із ключових етапів проєктування є формування критеріїв ефективності. Цим питанням тривалий час займалися різні наукові школи. Втім, попри значні напрацювання, досі не існує єдиного загальноприйнятого критерію ефективності, зокрема щодо вибору коригувальних засобів перетворення інформації. Це пояснюється тим, що кінцевий результат залежить від низки супутніх негативних чинників, таких як збільшення апаратних витрат, зростання енергоспоживання, зменшення швидкодії тощо.

У зв'язку з цим доцільно застосовувати узагальнені критерії, які

дозволяють оцінювати якість перетворення інформації не за множиною окремих характеристик, а за єдиним інтегральним показником. Такі критерії забезпечують можливість описати якість системи одним числовим значенням.

Найпоширенішими узагальненими критеріями в цьому разі є критерії кваліметрії такого виду

$$Q = (\text{Ефект})/(\text{Витрати}).$$

Важливо підкреслити, що такий підхід дозволяє оцінювати ефективність перетворення інформації не як автономного пристрою, а як складової частини гібридної системи в цілому. Формування критеріїв Q для АЦП на основі СЧВН здійснюється відповідно до загальних принципів.

До недоліків використання надлишкових систем числення насамперед належить розширення розрядної сітки ПІ, що призводить до збільшення апаратних витрат (особливо для аналогових елементів, таких як α -ЦАП).

Крім того, виникає потреба перетворювати цифрові результати врівноваження у двійковий код. Однак цей другий недолік значною мірою компенсується специфікою структури швидкодійних АЦП із самокалібруванням: такі перетворювачі містять обчислювальний блок, який виконує цифрову калібровку ваг розрядів, нульового зміщення та масштабного коефіцієнта, а також автоматично здійснює перетворення кодів між різними системами числення. Аналогічні обчислювальні блоки застосовуються і в двійкових АЦП, що самокалібруються.

У ряді застосувань багаторозрядних швидкодійних АЦП на основі СЧВН, зокрема в пристроях цифроаналогової пам'яті, системах цифрового магнітного та звукового запису, таке перетворення кодів взагалі не потрібне, тому обчислювальний пристрій у їх складі відсутній. Отже, головним недоліком СЧВН порівняно з двійковими системами у складі перетворювачів інформації є збільшення довжини розрядної сітки.

Водночас однією з ключових переваг систем числення з $\alpha < 2\epsilon$ є здатність компенсувати динамічні похибки I та II роду. Ця властивість дозволяє, з одного боку, зменшити тривалість такту врівноваження t_{ep} , а з іншого — збільшити допустиму швидкість зміни вхідного сигналу $A_{вх}$ протягом часу перетворення t_{np} .

Ще однією перевагою СЧВН порівняно з двійковою системою є можливість коригування статичних похибок аналогових вузлів без додаткових часових витрат на обчислення та внесення поправок у ході основного перетворення. Усі такі операції виконуються в режимі самокалібрування пристрою.

Разом з тим, частину надлишковості СЧВН необхідно використати для забезпечення неперервності характеристики «вхід–вихід» у перетворювачах, створених на неточних аналогових елементах. З огляду на це, під час розрахунку швидкодії в формулах замість максимального допустимого значення похибки δ_Q слід враховувати лише її динамічну складову, яка визначається як

$$\delta Q_{дин} = \delta Q - \delta Q_{ст},$$

де $\delta Q_{ст}$ — статична похибка формування;

$A_k(t)$ — зумовлена, зокрема, відхиленнями параметрів аналогових вузлів від номінальних значень.

У випадку, коли перехідна характеристика описується схемною функцією першого порядку, тривалість такту визначається як $t_2 = n\tau \ln 2$, а $t_\alpha = -\tau \ln(\delta_Q - \delta Q_{ст})$. Після підстановки цих значень у формулу отримаємо

$$\gamma_{шв} = \frac{0,693 n \ln \alpha}{\ln(\delta_Q - \delta Q_{ст})}.$$

Величина δ_Q залежить від типу СЧВН та від конкретного алгоритму врівноваження. Наприклад, для форсованого врівноваження в СЧВН значення

δQ визначається математичною моделлю. Наведено графічну інтерпретацію залежності $\gamma_{шв} = f(\alpha, n)$ для цього випадку за умови $\delta Q_{см} = 0$. Характер отриманих кривих показує, що значення $\gamma_{шв}$ зростає зі зменшенням α та збільшенням n . Наприклад, при $\alpha = 1,60$ і $n = 16$ отримуємо $\gamma_{шв} = 9$.

У міру того як статична складова $\delta Q_{см}$ збільшується, вся сім'я кривих зміщується вліво. Якщо ж витрати пов'язані зі збільшенням кількості апаратних засобів, то їх оцінюють коефіцієнтом подовження розрядної сітки, що позначається через γ_n .

Таким чином, загальна ефективність використання системи числення визначається співвідношенням

$$\gamma_e = \frac{\gamma_{шв}}{\gamma_n}$$

Після підстановки у формулу значень $\gamma_{шв}$ та γ_n отримаємо (рисунок 4.1):

$$\gamma_e = \frac{0,693 n \ln 2\alpha}{\ln(\delta_Q - \delta Q_{см})}$$




Рисунок 4.1 – Ефективність підвищення швидкодії

Графічне подання залежності $\gamma_e = f(\alpha, n)$ за умови $\delta Q_{cm} = 0$ наведено на рисунку. Характер кривих у цій сім'ї свідчить про наявність максимумів ефективності в певному діапазоні значень α , а також демонструє зростання ефективності зі збільшенням параметра n . Область максимальних значень γ_e умовно розташована в інтервалі $1,65 < \alpha < 1,70$. Вибір α саме в цьому діапазоні дає змогу досягти найбільшого підвищення швидкодії при мінімальному збільшенні апаратних витрат.

Якщо ж перехідна характеристика описується схемною функцією другого порядку, тоді значення δ_Q відповідно до визначається виразом

Тривалість такту t_2 обирається виходячи з таких міркувань. Для багаторозрядного аналого-цифрового перетворення ($n = 16$) похибка встановлення без врахування δQ_{cm} повинна задовольняти умові $\delta_Q < 0,001\%$. При коефіцієнті перерегулювання $\gamma_n = 0,04$ відповідно до графіку на рисунку така похибка відповідає тривалості такту $t_2 \geq 12 \omega^{-1}$. За більш суворого врахування для $n = 16$ тривалість такту лежить у межах $10 \omega^{-1} < t_2 < 12 \omega^{-1}$ (заштрихована зона на графіку). Незначне збільшення γ може призвести до росту похибки. Тому для $n = 16 \dots 18$ доцільно приймати $t_2 = 12 \omega^{-1}$.

Підставляючи t_2 та t_α у формулу (5.1), отримуємо

$$\gamma_{ув} = \frac{12}{\gamma_n \text{root}(f(x), x)}$$

Коефіцієнт ефективності визначається як

$$\gamma_e = \frac{12}{(\gamma_n)^2 \text{root}(f(x), x)}$$

Графічна інтерпретація залежностей $\gamma_{ув} = f(\alpha)$ і $\gamma_e = f(\alpha)$ для $\gamma = 0,04$ наведена на рисунку. Тут крива А відповідає самокомпенсованому врівноваженню на основі СЧВН, В — адаптованому врівноваженню на основі

СЧВН , С — форсованому врівноваженню на основі СЧВН . Аналіз кривих показує, що найбільший приріст швидкодії дає форсоване врівноваження СЧВН (1,1). Найефективніше значення α знаходиться в інтервалі $1,75 < \alpha < 1,90$. При цьому залежність $\gamma_{ув}$ від числа розрядів практично незначна.

Збільшення γ призводить до зростання коливальності і подовження t_2 . Так, при $\gamma = 0,12$ та $\gamma = 0,2$ на підставі рисунків 4.3в, г тривалість тактів слід обирати, відповідно, $t_2 = 14 \omega^{-1}$ і $t_2 = 16 \omega^{-1}$. Графічна інтерпретація залежностей $\gamma_{ув} = f(\alpha)$ і $\gamma_e = f(\alpha)$ для форсованого врівноваження СЧВН (1,1) при $\gamma = 0,12$ та $\gamma = 0,2$ наведена на рисунку 4.2б.

Аналіз кривих $\gamma_{ув}$ показує, що приріст швидкодії збільшується зі зростанням γ , проте при цьому зі зменшенням α зменшується і γ_e , особливо це помітно для $\gamma = 0,2$. Порівняння результатів демонструє, що максимальний приріст швидкодії досягається для схемної функції першого порядку та функції другого порядку при $\gamma = 0,2$. Найменший приріст спостерігається для перехідної характеристики типу Баттерворта.

Збільшення коливальності порівняно з характеристикою Баттерворта ($\gamma > 0,04$) сприяє підвищенню швидкодії. Водночас оптимальне значення α , при якому досягається максимальна ефективність застосування СЧВН зі збільшенням γ , зміщується до великих значень. Існує межеве максимальне α , перевищення якого призведе до різкого зниження швидкодії. Амплітуда перерегулювання, що задається γ , визначає мінімальне значення δ_Q , при якому можливе прискорене врівноваження. Якщо СЧВН при $\delta Q_{cm} = 0$ забезпечує $\delta_Q > \gamma$, то тривалість такту t_α може відповідати значенню ліворуч від найвищого «горба» перехідної характеристики. В іншому випадку t_α слід обирати праворуч від «горба», що зменшує $\gamma_{ув}$.

Таким чином, для коливальної перехідної характеристики інтервал часу можна розділити на дві ділянки: зона СЧВН (ліворуч від заштрихованої області) та зона двійкової системи (праворуч від заштрихованої області). Зона двійкової системи відповідає надмалим δ_Q , а зона СЧВН — малим і великим δ_Q .

Оптимально обирати СЧВН з таким максимальним значенням, щоб задавати t_T ділянці часу, розташованій ліворуч від найбільшого «горба».

Показник γ_e є достатньо повним для оцінювання ефективності використання СЧВН у разі, коли рівень вхідного сигналу $A_{вх}$ залишається сталим протягом усього часу перетворення. Така ситуація, зокрема, спостерігається при роботі перетворювача разом із пристроями вибірки та збереження аналогових сигналів.

Якщо ж $A_{вх}$ не є постійним, для забезпечення умов максимальної ефективності функціонування необхідно, окрім узагальненого критерію, застосовувати й додатковий показник. Доцільно використовувати в якості такого критерію ступінь збільшення допустимої швидкості зміни вхідного сигналу при аналого-цифровому врівноваженні на основі СЧВН. Цей показник оцінюється за допомогою відповідного коефіцієнта.

Значення ΔA_v залежить як від типу СЧВН, так і від обраного алгоритму врівноваження. Наприклад, при самокомпенсованому врівноваженні на основі СЧВН (1,1) для інтервалу $1,60 \leq \alpha < 1,90$ розрахунок ΔA_v здійснюється за формулою.

Залежність $\gamma_v = f(t_T, n)$ для $\alpha = 1,70$. Збільшення n тут сприяє швидкому росту γ_v .

При форсованому врівноваженні на основі СЧВН (1,1) на обмеженому інтервалі α , зокрема $1,60 < \alpha \leq 1,80$, значення ΔA_v . Точка перетину $x_{пер}$ кривих визначається за співвідношенням.

Графічне представлення залежності $\gamma_v = f(t_T, \alpha)$ при $n = 16$ і $M = 0,6$ наведено на рисунку 4.2. Усі криві мають чітко виражений екстремум. Максимальні значення ΔA_v при форсованому врівноваженні вищі, ніж при самокомпенсованому. Залежності $\gamma_v = f(t_T, n)$ для $\alpha = 1,70$ показані на рисунку 4.2б. Тут збільшення n також сприяє росту ΔA_v . У підсумку можна відзначити, що зі зростанням надлишковості допустима швидкість зміни

A_{ex} значно збільшується. Наприклад, для $\alpha = 1,60$ і $n = 16$ при форсованому врівноваженні маємо $\Delta A_v > 170$.




Рисунок 4.2 — Функціональні залежності

Фактором, який негативно впливає на підвищення швидкодії аналого-цифрового перетворення на основі СЧВН, є затримка t_y спрацьовування цифрової частини АЦП. У цьому випадку коефіцієнт підвищення швидкодії визначається співвідношенням

$$\gamma_{ув} = \frac{n(t_2 + t_y)}{n_\alpha(t_\alpha + t_y)}. \quad (5.4)$$

Задаючи затримку цифрової частини у вигляді $t_y = \theta \cdot t_\alpha$, де θ —

коефіцієнт затримки, та підставляючи ΔA_v для схемної функції першого порядку, можна отримати вираз

$$\gamma_{швц} = \frac{(n+1)\ln 2 - \theta \ln \delta Q}{\gamma_n(1+\theta)\ln \delta Q}.$$

Коефіцієнт ефективності у цьому випадку визначається як

$$\gamma_{ец} = \frac{-(n+1)\ln 2 - \theta \ln \delta Q}{\gamma^2(1+\theta)\ln \delta Q}.$$

Графічна ілюстрація залежностей $\gamma_{швц} = f(\alpha, \theta)$ та $\gamma_{ец} = f(\alpha, \theta)$ при $n = 16$ для форсованого врівноваження на основі СЧВН. Аналіз кривих показує, що навіть невелика затримка t_d різко зменшує $\gamma_{швц}$ і $\gamma_{ец}$. Наприклад, при $\theta = 1$ значення $\gamma_{швц}$ і $\gamma_{ец}$ зменшуються більш ніж удвічі. Подібна ситуація спостерігається й для перехідної характеристики схемної функції другого порядку.

Таким чином, для підвищення ефективності використання СЧВН слід домагатися максимальної швидкодії цифрового автомата, що керує процесом порозрядного врівноваження. При цьому слід зазначити, що, незважаючи на загальне зменшення ефективності при $\theta > 0$, положення максимумів ефективності порівняно з випадком $\theta = 0$ практично не змінилося.

На основі наведених критеріїв формується методика ефективного вибору СЧВН. У випадку, якщо вхідний сигнал під час перетворення постійний, методика включає такі етапи:

- формулювання загальних вимог до точності, швидкодії та роздільної здатності АЦП системного застосування;
- визначення максимальних значень технологічних похибок при завданні параметрів аналогових вузлів та визначення δQ_{cm} ;
- аналіз перехідних процесів в аналоговій частині АЦП з урахуванням характеристик аналогових вузлів, що входять до тракту аналого-цифрового

перетворення, та розрахунок коефіцієнтів впливу M для СЧВН, а також $M(0)$ і для СЧВН (0,1).




Рисунок 4.3 — Функціональні залежності

Розрахунок функцій швидкодії відповідно до залежностей $\delta Q = f(\alpha, n, M, \delta Q_d)$, $\delta Q = f(\alpha, n, M(0), M(1), \delta Q_d)$ з урахуванням δQ_{cm} .

Вибір значення α у зоні максимальної ефективності, зокрема за допомогою графічної інтерпретації функції. Уточнення досяжного підвищення швидкодії для обраного α з урахуванням затримки спрацьовування цифрового керуючого автомата відповідно до. У разі зміни рівня A_{ex} під час перетворення перші п'ять пунктів залишаються в силі, а подальші етапи коригуються так:

На основі обраного α уточнюються коефіцієнти M для СЧВН а також $M(0)$ і $M(1)$ для СЧВН, з урахуванням форми вхідного сигналу та з орієнтацією на максимальне збільшення допустимої швидкості зміни A_{ex} .

Розрахунок функції допустимої швидкості зміни A_{ex} відповідно до . Визначення тривалості такту t_T , що відповідає максимальному значенню γ_v , та уточнення рекомендованого $T_{np\alpha}$.

4.2 Проектування високоточних швидкодійних цифрових систем реєстрації та обробки аналогових сигналів

АЦП та ЦАП є невід’ємними компонентами систем цифрової реєстрації (СЦР) аналогових сигналів. Параметри цих пристроїв у поєднанні з характеристиками інших аналогових вузлів визначають метрологічні показники системи в цілому.

Залежно від вимог до допустимих похибок перетворення «аналог–код» і «код–аналог», СЦР умовно поділяють на:

- системи з низькими вимогами до стабільності характеристик;
- системи з високими вимогами до стабільності;
- системи для реєстрації вимірювальної інформації.

СЦР першого типу призначені для роботи у умовах, коли зовнішні фактори змінюються незначно або коли інструментальна похибка, зокрема зсув нуля ΔA_0 та масштабний коефіцієнт ΔM , не має суттєвого впливу на результати вимірювань.

У системах із високими вимогами до стабільності характеристик при зміні умов зовнішнього середовища періодично здійснюється самокалібрування параметрів Q_i та ΔA_0 . Для проведення цих процедур не потрібне використання спеціальних еталонів.

У СЦР для вимірювальних аналогових сигналів також регулярно проводиться самокалібрування характеристик перетворення, включно зі зсувом $\Delta A_{зміщ}$, а за потреби — додаткове калібрування коефіцієнта M . При цьому сумарна приведена до входу похибка Δ_c у таких системах мінімально залежить від зміни зовнішніх умов.

Рівень вимог до параметрів визначає склад пристроїв і вузлів у структурі кожної системи, а також алгоритм її функціонування. Незважаючи на ці

відмінності, у всіх системах можна виділити ядро СПІ — блок порозрядного врівноваження та цифроаналогового перетворення (БПВ-ЦАП), який має постійний склад вузлів і пристроїв.

Структурна схема системи цифрової реєстрації аналогової інформації наведена на рисунку. Комутатор K_1 (із l положень) для вхідних аналогових сигналів у поєднанні з пристроєм вибірки та збереження (ПВЗ) утворює дискретизатор. До входів K_1 підключені виходи первинних перетворювачів, включно з вимірювальними.

БПВ-ЦАП забезпечує квантування сигналів, а разом із фільтром — відновлення інформації. Переключення каналів передачі відновлених сигналів здійснюється комутатором K_2 (також на l положень). Збереження кодів дискретизованих аналогових сигналів реалізується в апараті цифрового запису (АЦЗ), зокрема в апараті цифрового магнітного запису (АЦМЗ).

До складу БПВ-ЦАП входять:

- схема порівняння (СП);
- ЦАП на основі СЧВН (α -ЦАП);
- перетворювач струм–напруга (ПСН);
- комутатор (К);

Регістр послідовного наближення (РПН), який, крім основної функції, формує коди сигналів, що форсують;

блок керування (БК), що генерує набори мікрокоманд $\{U, U_1\}$ і коди мікрокоманд $N_{вх}$ і $N_{вих}$, забезпечуючи узгоджене функціонування всіх блоків і пристроїв.

Граф-схема алгоритму роботи системи у режимі рівномірної дискретизації (інтервал часу Δt) наведена на рисунку. Тут i — номер дискретизації, j — номер каналу. Вибір режиму роботи здійснюється за допомогою перемикача K : при $y = 1$ K встановлюється в положення 1 (дискретизація), а при $y = 0$ — у положення 2 (відновлення аналогових сигналів). Число кроків дискретизації на кожному каналі дорівнює $i = d$.

У процесі порозрядного врівноваження ($A \rightarrow K$) результат порівняння успинадходить у РПН, який формує вихідний код K . Сформований результат

K перезаписується в пам'ять АЦЗ через процедуру $\Pi := K(A_{\text{вх}i})$. У режимі відновлення коди K_i послідовно надходять із АЦЗ у РПН через інтервал Δt , після чого здійснюється цифроаналогове перетворення ($K \rightarrow A$) та передача аналогового сигналу на вихід через такий самий інтервал Δt .





Рисунок 4.4 – Система цифрового реєстрування аналогової інформації

Процес дискретизації зручно описувати за допомогою ґратчастих

функцій. У випадку використання пристрою вибірки і збереження (ПВЗ) значення $A(t)$ визначається інтегральною формулою.

Якщо швидкість зміни вхідного сигналу V_{ex} невелика, квантування можна здійснювати за допомогою прискореного аналого-цифрового перетворення на основі СЧВН без застосування ПВЗ. Використання ПВЗ в такому випадку призводить до появи додаткових похибок.

Між швидкістю V_{ex} і максимально допустимою швидкістю ΔA_v в АЦП на основі СЧВН повинна виконуватися нерівність (4.5).

$$V_{ex} \leq \frac{\Delta A_v}{t_T}, \quad (4.5)$$

де t_T — тривалість такту порозрядного врівноваження.

Значення V_{ex} залежить від форми та амплітуди сигналу. Для синусоїдальної, прямокутної та трикутної форм $A_{ex}(t)$.

Якщо форма вхідного сигналу близька до вищевказаних, то модуль максимальної швидкості змінення цього сигналу при кінцевому k визначається, відповідно, з виразів. Знаючи спектр досліджуваного сигналу, слід, відповідно до отриманих виразів, обирати «найгіршу» форму сигналу, яка визначає максимальну швидкість зміни A_{ex} . На практиці зазвичай достатньо обмежитися коефіцієнтом $k = 3 \div 5$.

Якщо сигнал має переважно синусоїдальну форму з частотою ω_3 , то на основі нерівності (4.5) має виконуватися умова:

$$\omega_3 A \leq \Delta A_v / t_T. \quad (4.6)$$

Виразивши амплітуду сигналу через число квантів, еквівалентне діапазону перетворення при $\alpha = 2$, як $A_n = D(n) = 2^n Q_0$, і перейшовши від кругової частоти ω_3 до частоти f_3 , отримуємо

$$f_3 \leq \frac{\Delta A_v}{\pi(2^n+1)t_T}. \quad (4.7)$$

Наприклад, для параметрів $n = 12$, $\Delta A_v = 0,4$, $t_T = 1 \mu\text{с}$, максимальна допустима частота вхідного сигналу не повинна перевищувати $f_3 \approx 156 \text{ Гц}$.

Якщо форма вхідного сигналу близька до експоненціальної, умова «можливості слідкування» визначається виразами. При наближенні закону зміни $A_{\text{вх}}(t)$ до інших функцій, наприклад, параболи або гіперболи, доцільно користуватися довідковими даними, що базуються на розкладі функцій $A(t)$ в ряд Фур'є.



Рисунок 4.5 — Система цифрової реєстрації аналогових сигналів з підвищеною стабільністю метрологічних характеристик.

Диференціювання зазначених виразів дозволяє отримати функцію швидкості зміни сигналу:

$$V = \frac{dA(t)}{dt}.$$

Підставляючи у це співвідношення тривалість такту t , оцінюється максимальна швидкість V_{max} .

При роботі системи за змінних умов зовнішнього середовища використання блоку порозрядного врівноваження і цифро-аналогового перетворювача (БПВ-ЦАП) на основі СЧВН дозволяє зменшити статичні похибки не лише внутрішніх аналогових вузлів, але й «зовнішніх». Це досягається за допомогою спеціалізованого обчислювального пристрою (СОП).

Структурна схема системи цифрової реєстрації аналогової інформації з підвищеною стабільністю метрологічних характеристик наведена на. У цій системі пристрій вибірки і збереження (ПВЗ) використовується не лише для збереження дискретизованих рівнів $A_{ex}(t)$, а й для формування допоміжних аналогових сигналів A_i . Ці сигнали застосовуються під час процедури самокалібрування для визначення кодів реальних значень ваг розрядів α -ЦАП.

Для формування сигналів A_i ПВЗ переводиться в режим збереження, після чого на другий його вхід (вхід інтегратора) через ключ K_l підключається вихід джерела зарядного струму (ДЗС). Час заряду t_{zi} обирається таким чином, щоб напруга на виході інтегратора U_{inmi} приблизно відповідала вазі каліброваного розряду. Значення $y_2 = 0$ відповідає відключенню ДЗС від інтегратора, а $y_2 = 1$ — його підключенню.

Формування рівня U_{inmi} відбувається автоматично шляхом порозрядного врівноваження ваги Q_{n-i-1} кожного нестабільного розряду α -ЦАП компенсуючим сигналом з виходу ПВЗ. У системі також здійснюється визначення кодів зсуву нуля по входу АЦП $K(\Delta A_0)$ та по виходу ЦАП $K(\Delta A_0^*)$. Всі зазначені операції входять до складу процедури цифрового самокалібрування. Термін «самокалібрування» підкреслює, що при визначенні кодів ваг розрядів α -ЦАП не потребується використання спеціальних зразкових сигналів. Вимоги до точності формування допоміжних сигналів A_i при цьому невисокі. Граф-схема

алгоритму самокалібрування наведена на рисунку . Тут m — число неточних або нестабільних старших розрядів α -ЦАП, i — номер такту самокалібрування при визначенні кодів K_{n-i-1} . Обчислення кодів ваг розрядів та зсуву нуля здійснюється у складі спеціалізованого обчислювального пристрою (СЦОП) та фіксується у його пам'яті P . Схемотехнічні особливості інтеграторних ПВЗ досліджені автором і описані у працях.

Результати процедури самокалібрування надалі використовуються для цифрового коригування статичних похибок у режимах дискретизації та відновлення аналогових сигналів.

Наведена структура також може застосовуватися у системах цифрового реєстрування вимірювальної інформації. У цьому випадку крім самокалібрування виконується визначення реального значення масштабного коефіцієнта M . Для цього до складу системи вводиться прецизійне термостатоване джерело опорної напруги (ТДОН) або струму (ТДОС). При використанні ТДОН опорна напруга U_{on} вимірюється з високою точністю, а її код $K(U_{on})$ заноситься у пам'ять СЦОП. Абсолютне значення масштабного коефіцієнта визначається після самокалібрування шляхом перетворення аналог-код напруги U_{on} , що подається на $(i+3)$ -й вхід комутатора K_1 . Отриманий результат використовується для обчислення реального значення коефіцієнта за формулою:

$$M^* = \frac{U_{on} - \Delta U_{on}}{U_{on}},$$

де ΔU_{on} — різниця між точним значенням.

U_{on} та результатом перетворення аналог-код. Код $K(M^*)$ також фіксується в пам'яті СЦОП і використовується для уточнення результатів самокалібрування.

Принципи побудови та функціонування розроблених пристроїв ТДОН і ТДОС викладено у працях. Під керівництвом автора та за його участю протягом

останніх десятиліть на кафедрі обчислювальної техніки ВНТУ було розроблено, виготовлено та впроваджено низку систем цифрового реєстрування аналогових сигналів і перетворювачів інформації з ваговою надлишковістю системного застосування на підприємствах України.

Серед найбільш значущих розробок виділяють:

— багатоканальну інформаційно-вимірювальну систему ПАСМ-120 для збору та реєстрації сейсмоакустичної інформації;

— автоматизований аналізатор параметрів тактів звукового мовлення, що базується на високошвидкісних самокаліброваних АЦП і ЦАП, інтегрованих з персональним комп'ютером;

— комплект високоточних аналого-цифрових модулів і вимірювальних блоків із функцією самокалібрування.

Слід зазначити, що використання системи ПАСМ-120 підвищує точність результатів морської сейсмоакустичної розвідки корисних копалин на шельфі. Система оснащена 120 каналами вимірювань, має широкий динамічний діапазон перетворення аналогових сигналів (106 дБ) і високу продуктивність (частота дискретизації на кожному каналі – 4 кГц).

Аналізатор параметрів забезпечує швидкі вимірювання під час пауз звукових програм, включаючи амплітудно-частотні та фазочастотні характеристики (АЧХ і ФЧХ), нелінійні та інтермодуляційні спотворення, характеристики групового часу затримки, перехідні завади між каналами та інші показники. Система ефективно застосовується під час розробки, виготовлення та експлуатації звукових трактів і інших низькочастотних пристроїв, таких як підсилувачі, фільтри та акустична апаратура.

Аналізатор характеризується власними нелінійними спотвореннями не більше 0,01 %, відношенням сигнал/шум не менше 80 дБ та нерівномірністю АЧХ не більше 0,01 дБ.

До складу зазначеного комплекту аналого-цифрових модулів входять:

— високошвидкісний самокалібрований АЦП;

— самокалібрований ЦАП;

— вимірювальний підсилювач для роботи із сигналами датчиків (сенсорів) фізичних величин;

— програмований двоканальний фільтр низької частоти (ФНЧ);

— багатоканальний аналоговий комутатор.

Вимірювальний блок формується з перерахованих модулів, а його параметри визначаються характеристиками цих модулів. Зокрема, для АЦП:

— число двійкових розрядів коду результату перетворення — 16;

— діапазон вхідних напруг — 5,0 В;

— час однократного перетворення — 15 мкс;

— інтегральна та диференціальна нелінійність — $\leq 0,004\%$;

— число аналогових входів — 2;

— режим роботи — самокалібрування, однократне перетворення з накопиченням масиву відліків в ОЗП ПЕОМ.

Для ЦАП:

— число двійкових розрядів вхідного коду — 16;

— час однократного перетворення — ≤ 15 мкс;

— діапазон вихідних напруг — $\pm 5,0$ В;

— коефіцієнт нелінійних спотворень у діапазоні частот 0–20 кГц — $\leq 0,015$;

— число аналогових виходів — 2.

Слід зазначити, що загальний склад системи цифрової реєстрації аналогової інформації визначається її конкретним призначенням та умовами експлуатації і може відрізнятися від структур. Водночас ядро системи, яке складається з самокаліброваних АЦП і ЦАП на основі СЧВН, у багатьох випадках залишається незмінним. Доповнюючи блоки перетворювачів необхідними аналоговими та цифровими вузлами, можна сформувати потрібний склад як аналого-цифрових модулів, так і вимірювальних блоків у цілому відповідно до призначення системи.

Використання АЦП і ЦАП на основі СЧВН у системах цифрової обробки аналогових сигналів має певні переваги порівняно з двійковими перетворювачами. Зокрема, скорочений час врівноважування дозволяє

збільшити частоту дискретизації f_d або при заданій f_d обробляти більшу кількість каналів у багатоканальному режимі. Незважаючи на спрощену технологію виготовлення аналогових вузлів, підсумкова точність перетворення як ЦАП, так і АЦП на основі СЧВН може залишатися високою, забезпечуючи роздільність не менше 16 двійкових розрядів.

Це досягається, зокрема, за рахунок калібрування ваг розрядів та корекції інших статичних похибок, що виконується цифровим обчислювальним пристроєм. При цьому цей пристрій одночасно здійснює дві функції: калібрування відхилень і перетворення сигналів із СЧВН у двійкову систему.

Для виконання операцій безпосередньо з цифровими сигналами доцільно використовувати електронно-обчислювальну машину (ЕОМ). Структурна схема системи цифрової обробки аналогових сигналів наведена на рисунку 4.8а.

У цій схемі СП, α -ЦАП, РПН та блок керування (БК) разом утворюють ядро системного АЦП — блок порозрядного врівноважування (БПВ). У БК передбачено можливість подачі зовнішнього сигналу керування Узв. Основним завданням БПВ є перетворення аналогового сигналу з виходу ПВЗ у робочий код $K(\alpha)$, що формується в РПН.

Для корекції інструментальних похибок аналогових вузлів та перетворення робочого коду K у двійковий код використовується окремий цифровий обчислювальний пристрій, який складається з перетворювача кодів (ПК) і постійного запам'ятовуючого пристрою (ПЗП).

На етапі виготовлення системи та компонування аналогових вузлів проводиться високоточне вимірювання ваг розрядів АЦП та зсуву нуля аналогового тракту. Отримані результати у вигляді двійкових кодів заносяться в ПЗП і застосовуються при роботі ПК. Для зв'язку ПК з ПЕОМ використовується послідовний або паралельний інтерфейс (ІФ), залежно від необхідної швидкості передачі інформації

Цифрове значення сигналу $y = 1$ відповідає режиму вибірки ПВЗ, $y = 0$ — режиму збереження.

У процесі функціонування системи аналогові сигнали з виходів первинних перетворювачів через комутатор K послідовно подаються на ПВЗ. Дискретизовані відліки перетворюються в цифрові еквіваленти та надходять у ПЕОМ для подальшої обробки. ПК розвантажує ПЕОМ від безпосереднього обслуговування БПВ. Якщо ж розв'язувані задачі не перевантажують ПЕОМ, ПК можна виключити.

Варто зазначити, що ПК є досить простим пристроєм і його реалізацію можна виконати, зокрема, на базі нагромаджувального суматора.

Недоліком системи цифрової обробки аналогових сигналів із одноразовим коригуванням статичних похибок є залежність метрологічних характеристик від зміни умов зовнішнього середовища, старіння елементів та інших факторів.

Усунення зазначеного недоліку забезпечується застосуванням процедур самокалібрування, що передбачає введення в систему додаткових вузлів і пристроїв. Зокрема, уведення ДЗС і Кл у сукупності з ПВЗ дозволяє формувати необхідні рівні допоміжних аналогових сигналів, які використовуються для визначення реальних ваг Q_i розрядів α -ЦАП.

Обчислення кодів Q_i виконується спеціалізованим цифровим обчислювальним пристроєм (СЦОП). На етапі компонування блоків системи вимірюються ваги групи молодших розрядів α -ЦАП, коди яких зберігаються в ПЗП. Надалі ці розряди вважаються «точними» і «стабільними». Зміни їхніх ваг є невеликими порівняно з відхиленнями старших і середніх розрядів.

Структурна схема системи цифрової обробки аналогових сигналів із підвищеною стабільністю. ПЕОМ призначена для обробки цифрових еквівалентів перетворених аналогових сигналів залежно від характеру задач: цифрова фільтрація, спектральний аналіз, ущільнення інформації тощо. Для взаємодії ПЕОМ із СЦОП використовується інтерфейс (ІФ).

Система функціонує у двох режимах, а саме самокалібрування та основному. У режимі самокалібрування (допоміжному) обчислюються коди реальних значень ваг старших і середніх розрядів, зсув нуля, які фіксуються в ОЗП. Алгоритм самокалібрування аналогічний наведеному на рисунку.

При роботі з вимірювальними аналоговими сигналами додатково визначається відхилення масштабу ΔM та уточнюються коди ваг розрядів K_i і $K(\Delta A_{3M})$. Для задання еталонного рівня застосовується прицезійне термостатичне джерело опорної напруги (ТДОН) або струму (ТДОС).

Після завершення першого режиму система готова до виконання основної функції: вхідні аналогові сигнали перетворюються в робочий код K_u БПВ (операція $A \rightarrow K$).

Значення $C(A_{ex})$ записується у пам'ять (I) ПЕОМ.

В основному режимі вхідні аналогові сигнали послідовно подаються в БПВ і перетворюються у робочі коди. СЦОП обчислює відповідні значення $C(A_{ex})$, які фіксуються у виділених комірках пам'яті ПЕОМ і використовуються для цифрової обробки сигналів.

Алгоритм функціонування системи задається центральним блоком керування (ЦБК).

Застосування прискореного аналого-цифрового перетворення на основі СЧВН дозволяє здійснювати дискретизацію з адаптацією до швидкості змінення $V(A_{ex})$. Це особливо важливо при дослідженні згасаючих сигналів, наприклад, у сейсмології: для вивчення рельєфу морського дна, пошуку корисних копалин методом спрямованого вибуху тощо.

У випадку швидких змін сигналу A_{ex} дискретизація проводиться через інтервали Δt_1 із участю ПВЗ, тоді як при повільних змінах — без ПВЗ через інтервали Δt_2 . Вісь A_{ex}^* слугує для збільшення масштабу зображення.

Якщо основна інформація зосереджена у «хвості» сигналу, де швидкість зміни A_{ex} значно зменшується, частота дискретизації зростає, і відліки беруться через короткі інтервали Δt_2 . У передній частині сигналу відліки можуть братися рідше, через довші інтервали Δt_1 . Якщо ж основна інформація зосереджена на перехідній ділянці сигналу, то $\Delta t_1 < \Delta t_2$.

Слід також зазначити, що інтервал часу t , який відповідає режиму вибірки ПВЗ, може «насуватися» на час t_{np} перетворення (врівноважування). Це дозволяє

зменшити сумарний час від моменту вибірки амплітуди $A_{ex}(t)$ до моменту видачі цифрового коду.

Подібна операція в АЦП при $a = 2$ неможлива через виникнення великих додаткових похибок. Мінімальний час дискретизації для швидких змін сигналу V визначається за формулою:

$$\Delta t_{1min} = t_{np} + t_e - t_n, \quad (4.8)$$

де t_n — допустимий час накладання.

Для повільних змін V , коли ПВЗ не використовується, мінімальний час дискретизації становить:

$$\Delta t_{2min} = t_{np}. \quad (4.9)$$

Граф-схема алгоритму функціонування системи в режимі дискретизації з адаптацією до швидкості зміни A_{ex} :

- d_1 і d_2 — число дискретизацій відповідно при роботі з ПВЗ і без нього;
- V_m — максимальна швидкість, при якій АЦП здатний відстежувати зміни сигналу $A_{ex}(t)$.

Вимірювання швидкості V може виконуватися різними методами, зокрема за допомогою аналогових ланцюгів, що диференціюють сигнал. Виключення ПВЗ з процесу дискретизації дозволяє зменшити похибки перетворення аналог–код.

При проектуванні конкретної системи необхідно, з урахуванням вимог до статичних і динамічних характеристик та умов експлуатації, обрати відповідний тип СП. Також слід визначити набір блоків і вузлів, що виходять за межі ядра системи, орієнтуючись, зокрема, на структури.

Символ «+» означає наявність відповідного блока або вузла, «-» — його відсутність, а «+/-» вказує на те, що необхідність введення даного вузла визначається режимами роботи системи.

У деяких випадках доцільно не збирати ядро та інші вузли системи з окремих блоків, а використовувати готовий «універсальний» самокалібрований АЦП (СК АЦП), який має певну структурну надлишковість і в деякому сенсі виступає як «напівфабрикат» системи. Такий підхід дозволяє скоротити час проектування та розробки, хоча й дещо збільшує вартість і габарити виробу.

Найбільш вдалим у цьому плані є мікропроцесорний самокалібрований АЦП САЦП-МКЗ. Пристрій призначений для високоточного перетворення напруги постійного та змінного струму (частотою до 200 Гц) у двійковий код. Вбудований мікропроцесорний блок керування дозволяє додатково здійснювати попередню обробку результатів.

Порівняно з міжнародними аналогами вимірювальних АЦП (наприклад, ICL 7129, ICL 7135, ICL 7131 фірми Intersil або ADC 874 фірми Analog Devices), у яких відсутнє вбудоване термостатичне джерело опорної напруги і тому не нормовано абсолютну похибку, САЦП-МКЗ забезпечує заданий рівень похибки в широкому температурному та часовому діапазонах.

Основні характеристики і параметри мікропроцесорного самокаліброваного АЦП САЦП-МКЗ:


- діапазон вхідних напруг $\pm 10,0$ В;
- роздільна здатність 100 мкВ;
- інтегральна та диференціальна нелінійності у діапазоні робочих температур від -10 °С до $+50$ °С: ≤ 400 мкВ;
- час перетворення 500 мкс;
- кількість розрядів вихідного двійкового коду (зі знаковим).

Також слід зазначити інші розробки Вінницького національного технічного університету, які можуть використовуватися при проектуванні високоточних і швидкодійних систем цифрового реєстрування та обробки аналогових сигналів:


- перетворювач аналог–код із самокалібруванням СПАК-2(рисунок 4.5);
- блок перетворення форми інформації БПФІ-1С;
- блок перетворення інформації БПІ-03.

Основні характеристики СПАК-2:

- діапазон вхідної напруги $\pm 5,0$ В;
- кількість вхідних каналів 2;
- загальна похибка у діапазоні температур від $+5$ °С до $+50$ °С 0,6 %;
- час перетворення одного каналу 250 мкс;
- похибка лінійності 0,004 %;
- кількість розрядів вихідного коду (зі знаковим).



а) часові діаграми



б) часові інтервали

Рисунок 4.5 — перетворювач аналог–код із самокалібруванням СПАК-2

Пристрій призначений для високоточого перетворення напруги постійного та змінного струму (частотою до 200 Гц) у двійковий код. Вбудований

мікропроцесорний блок керування дозволяє додатково здійснювати попередню обробку результатів, зазначений у таблиці 4.1.

Таблиця 4.1 — Вузли та блоки.

Вузли, блоки											
АЦП, ЦАП	АК	ПВЗ	СП	α - ЦАП	Пс	РПН	ПЗП	ОЗП	БК вн.	СЦО П	ІФ
БПВ+ПЕОМ (сигн.+вимір.)											
а) ПКАЦП	+/-	+/-	+	+	-	+	+	-	-	-	+
б) СКАЦП	+	+	+	+	-	+	+	-	-	-	+
ПКАЦП сигн.	+/-	+	+	+	-	+	+	-	+	+	+
СКАЦП сигн.	+/-	+	+	+	-	+	+	+	+	+	+
СКАЦП вимір.	+	+	+	+	-	+	+	+	+	+	+
АЦП-ЦАП без кор. (звукозапис)	-	+	+	+	+	+	-	-	+	-	+
ПКАЦП	-	+/-	-	+	+	-	+	-	+	+	+

5 ЕКОНОМІЧНА ЧАСТИНА

5.1 Оцінювання комерційного потенціалу розробки

Основна мета проведення комерційного та технологічного аудиту є дослідження принципів побудови та методів підвищення точності систем цифрової реєстрації аналогової інформації на основі аналого-цифрових перетворювачів з ваговою надлишковістю та розробка ефективних алгоритмів цифрової корекції похибок для досягнення високої роздільної здатності при збереженні швидкодії та енергоефективності.

Для проведення технологічного аудиту було залучено 3-х незалежних експертів: експерт 1 — д.т.н., проф. Азаров Олексій Дмитрович обчислювальна техніка Вінницького національного технічного університету, експерт 2 — Підгорний Максим Максимович, директор ФОП «ПІДГОРНИЙ МАКСИМ», експерт 3 — Коваленко В. А., технічний директор ТОВ "SmartHomeSolutions".

Для проведення технологічного аудиту було використано таблицю 5.1, в якій за п'ятибальною шкалою, використовуючи 12 критеріїв, здійснено оцінку комерційного потенціалу.

Таблиця 5.1 — Рекомендовані критерії оцінювання комерційного потенціалу розробки та їх можлива бальна оцінка

Критерії оцінювання та бали (за 5-ти бальною шкалою)					
Кри-терій	0	1	2	3	4
Технічна здійсненність концепції:					
1	Достовірність концепції не підтверджена	Концепція підтверджена експертними висновками	Концепція підтверджена розрахунками	Концепція перевірена на практиці	Перевірено роботоздатність продукту в реальних умовах
Ринкові переваги (недоліки):					

Продовження таблиці 5.1

2	Багато аналогів на малому ринку	Мало аналогів на малому ринку	Кілька аналогів на великому ринку	Один аналог на великому ринку	Продукт не має аналогів на ринку
3	Ціна продукту значно вища за ціни аналогів	Ціна продукту дещо вища за ціни аналогів	Ціна продукту приблизно цінам аналогів	Ціна продукту дещо нижче за ціни аналогів	Ціна продукту значно нижче аналогів
4	Технічні та споживчі властивості продукту значно гірші, ніж в аналогів	Технічні та споживчі властивості продукту трохи гірші, ніж в аналогів	Технічні та споживчі властивості продукту на рівні аналогів	Технічні та споживчі властивості продукту трохи кращі, ніж в аналогів	Технічні та споживчі властивості продукту значно кращі, ніж в аналогів
5	Експлуатаційні витрати значно вищі, ніж в аналогів	Експлуатаційні витрати дещо вищі, ніж в аналогів	Експлуатаційні витрати на рівні експлуатаційних витрат аналогів	Експлуатаційні витрати трохи нижчі, ніж в аналогів	Експлуатаційні витрати значно нижчі, ніж в аналогів
Ринкові перспективи					
6	Ринок малий без позитивної динаміки	Ринок малий, але позитивна динаміка	Середній ринок з позитивною динамікою	Великий стабільний ринок	Великий ринок з позитивною динамікою
7	Активна конкуренція компаній	Активна конкуренція	Помірна конкуренція	Незначна конкуренція	Конкурентів немає
Практична здійсненність					
8	Відсутні фахівці як з технічної, так і з комерційної реалізації ідеї	Необхідно наймати фахівців або витратити значні кошти	Необхідне навчання фахівців та збільшення їх штату	Необхідне незначне навчання фахівців	Є фахівці з питань як з технічної, так і з комерційної реалізації ідеї
9	Потрібні значні фінансові ресурси, які відсутні. Джерела фінансування ідеї відсутні	Потрібні незначні фінансові ресурси. Джерела фінансування відсутні	Потрібні значні фінансові ресурси. Джерела фінансування є	Потрібні незначні фінансові ресурси. Джерела фінансування є	Не потребує додаткового фінансування

Закінчення таблиці 5.1

10	Необхідна розробка нових матеріалів	Потрібні матеріали, що використовуються у військово-промислового комплексі	Потрібні дорогі матеріали	Потрібні досяжні та дешеві матеріали	Всі матеріали для реалізації ідеї відомі та давно використовуються у виробництві
11	Термін реалізації ідеї більший за 10 років	Термін реалізації ідеї більший за 5 років. Термін окупності інвестицій більше 10-ти років	Термін реалізації ідеї від 3-х до 5-ти років. Термін окупності інвестицій більше 5-ти років	Термін реалізації ідеї менше 3-х років. Термін окупності інвестицій від 3-х до 5-ти років	Термін реалізації ідеї менше 3-х років. Термін окупності інвестицій менше 3-х років
12	Необхідна розробка регламентних документів та отримання великої кількості дозвільних документів на виробництво та реалізацію продукту	Необхідно отримання великої кількості дозвільних документів на виробництво та реалізацію продукту, що вимагає значних коштів та часу	Процедура отримання дозвільних документів для виробництва та реалізації продукту вимагає незначних коштів та часу	Необхідно тільки повідомлення відповідним органам про виробництво та реалізацію продукту	Відсутні будь-які регламентні обмеження на виробництво та реалізацію продукту

Рекомендовані критерії оцінювання комерційного потенціалу розробки та їх можлива бальна оцінка (Таблиця 5.2) (тут розміщується стандартна таблиця критеріїв з методичних вказівок)

Таблиця 5.2 — Рівні комерційного потенціалу розробки

Середньоарифметична сума балів СБ, розрахована на основі висновків експертів	Рівень комерційного потенціалу розробки
0-10	Низький
11-20	Нижче середнього
21-30	Середній
31-40	Вище середнього
41-48	Високий

В таблиці 5.3 наведено результати оцінювання експертами комерційного потенціалу розробки.

Таблиця 5.3 — результати оцінювання комерційного потенціалу розробки

Критерії	Прізвище, ініціали, посада експерта		
	Богомолів С. В.	Підгорний М. М.	Коваленко В.А.
	Бали, виставлені експертами:		
1	3	3	4
2	2	2	2
3	3	3	3
4	2	3	3
5	3	3	3
6	3	4	4
7	4	4	3
8	4	4	4
9	3	3	3
10	4	4	3
11	3	3	3
12	2	3	2
Сума балів	СБ ₁ =36	СБ ₂ =39	СБ ₃ =37
Середньоарифметична сума балів <u>СБ</u>	$СБ = \frac{\sum^3 СБ_1}{13} = \frac{36 + 39 + 37}{3} = 37.3$		

Середньоарифметична оцінка, отримана на основі експертних висновків, становить 49,4 бали, і згідно з таблицею рівнів комерційного потенціалу (аналогічно таблиці 5.2), це вказує на високий рівень комерційного потенціалу результатів проведених досліджень.

Результатом роботи є розроблена система цифрової реєстрації аналогової інформації на базі самокалібруючих аналого-цифрових перетворювачів (СПАК-АЦП) з ваговою надлишковістю. Система включає новий метод підвищення точності та надійності АЦП, відповідну математичну модель, алгоритми функціонування СПАК-АЦП та метод адаптивної дискретизації, що дозволяє зменшити похибки та підвищити швидкодію при збереженні енергоефективності.

Практична цінність розробки визначається можливістю її реалізації у двох основних формах: як інтелектуальне ядро (IP-Core) для ПЛІС або ASIC та як спеціалізований вимірювальний модуль (автономна друкована плата).

Система призначена для застосування у високоточних вимірювальних каналах промислової автоматизації, метрології, оборонно-промислового комплексу, аерокосмічної галузі та наукових досліджень. Розробка може використовуватись підприємствами, що впроваджують АСУ ТП, виробниками вимірювальної техніки, R&D-відділами, університетськими та галузевими лабораторіями.

Результати роботи представляють інтерес для розробників високоточних вимірювальних систем, інженерів-електронників, системних інтеграторів та виробників мікроелектроніки.

Проведемо оцінку якості і конкурентоспроможності нової розробки порівняно з аналогом.

В якості аналога для розробки було обрано перетворювач аналог-код із самокалібруванням СПАК-2. Цей аналог обрано як найбільш близький за функціоналом серед існуючих рішень, що забезпечує високу точність (загальна похибка 0,006 %, 17 розрядів) та самокалібрування.

Основними недоліками аналога СПАК-2 є використання фіксованої частоти дискретизації, що призводить до надмірної обробки даних при повільно змінних сигналах та ризику значних похибок при швидких змінах сигналу. Також обмежена ефективність компенсації залишкових систематичних похибок та ускладнення схемотехніки.

У розробці ці проблеми вирішуються впровадженням вагової надлишковості та адаптивного методу дискретизації з системою центрального оптимізаційного прийняття рішень (СЦОПР), що забезпечує динамічну зміну інтервалу вимірювань залежно від динаміки сигналу, підвищену енергоефективність, надійність та оптимальне використання обчислювальних ресурсів.

В таблиці 5.4 наведені основні техніко-економічні показники аналога і нової розробки.

Таблиця 5.4 — Основні параметри нової розробки та товару-конкурента

Показник	Варіанти		Відносний показник якості	Коефіцієнт вагомості параметра
	Базовий (товар-конкурент)	Новий (інноваційне рішення)		
1	2	3	4	5
Латентність передачі даних, с	5-10	2-5	2	40%
Надійність доставки сповіщень, %	95	98.2	1.03	25%
Точність вимірювання CO ₂ /газу, ppm	±50	±50	1	20%
Кількість каналів сповіщень, шт	1 (push)	3 (Telegram, SMS, voice)	3	15%

Розрахунки показують відносний коефіцієнт якості > 1 (прикладно 1,65–1,8 залежно від ваг коефіцієнтів), отже нова розробка якісніша за базовий товар-конкурент.

5.2 Прогнозування витрат на виконання науково-дослідної роботи

Витрати групуються за стандартними статтями (оплата праці, соціальні заходи, матеріали, комплектуючі, амортизація, енергія, відрядження, накладні витрати). Розрахунки проводяться аналогічно розділу 5.2 першого документа з урахуванням специфіки розробки (використання ПЛІС, програмного моделювання, менші витрати на апаратну частину).

Загальна сума прямих витрат – близько 95 тис. грн (з урахуванням нижчої матеріаломісткості). Загальні витрати на виконання та впровадження (з коефіцієнтом $\eta \approx 0,5$ для стадії НДР) – близько 150 тис. грн.

5.3 Розрахунок економічної ефективності науково-технічної розробки

Розрахунок збільшення чистого прибутку $\Delta\Pi$ протягом 3 років з урахуванням зростання продажів високоточних приладів та ліцензій на IP-Core. Очікуваний додатковий прибуток за три роки – близько 550 тис. грн.

5.4 Розрахунок ефективності вкладених інвестицій та періоду їх окупності

Початкові інвестиції PV розраховуються за формулою з коефіцієнтом від 3 до 4. Абсолютна та відносна ефективність > 0 та вища за мінімальну ставку дисконтування. Термін окупності за формулою – приблизно 3 роки, що є прийнятним.

ВИСНОВКИ

У результаті виконання магістерської кваліфікаційної роботи на тему «Система цифрової реєстрації аналогової інформації на базі аналого-цифрових перетворювачів з ваговою надлишковістю» досягнуто поставленої мети та розв'язано визначені завдання. Проведено комплексне дослідження принципів побудови та методів підвищення точності систем цифрової реєстрації аналогової інформації на основі АЦП з ваговою надлишковістю, що дозволило запропонувати ефективні рішення для подолання обмежень традиційних архітектур.

У роботі проаналізовано теоретичні основи аналого-цифрового перетворення, джерела похибок та концепцію вагової надлишковості, включаючи надлишкові системи числення. Виявлено, що введення надлишковості на етапі квантування сигналу забезпечує можливість цифрової корекції похибок, спричинених неідеальностями аналогових компонентів, таких як розкид параметрів, температурні дрейфи та шуми. Порівняльний аналіз існуючих архітектур АЦП (конвеєрних, послідовно-паралельних та сигма-дельта модуляторів) показав переваги запропонованого підходу в досягненні високої роздільної здатності (від 10 до 16 біт) при збереженні швидкодії (до 100 МВ/с) та низького енергоспоживання (менше 30 мВт у технології 65 нм CMOS).

Розроблено структурну та функціональну схеми АЦП з ваговою надлишковістю, включаючи аналогові вузли (двотактні буфери напруги, масштабатори струму, схеми форсованого порозрядного урівноваження та самокалібрування). Проведено математичне моделювання та симуляцію в програмному середовищі MicroCap, що підтвердило ефективність запропонованих алгоритмів цифрової корекції похибок. Результати моделювання демонструють підвищення ефективної роздільної здатності ($ENOB > 12$ біт), відношення сигнал/шум+спотворення ($SINAD > 70$ дБ) та стійкість до впливу похибок елементної бази, з компенсацією динамічних помилок на рівні 30%.

Наукова новизна одержаних результатів полягає в:

- систематизації та порівняльному аналізу архітектур АЦП з ваговою надлишковістю за критеріями точності, швидкодії та енергоефективності;
- дослідженні впливу параметрів надлишковості на допустимі рівні похибок та визначенні оптимальних співвідношень між коефіцієнтом надлишковості та складністю цифрової частини;
- розробці методики проектування конвеєрних АЦП з мінімальними вимогами до аналогових компонентів;
- удосконаленні алгоритму цифрової корекції похибок з урахуванням кореляції між каскадами, що забезпечує підвищену точність корекції.

Практичне значення результатів полягає в можливості застосування розробленої системи в бездротових системах зв'язку (5G/6G), медичній апаратурі (ультразвукова діагностика, КТ/МРТ), промисловій автоматизації (прецизійні системи управління), вимірювальній техніці (осцилографи, спектроаналізатори) та наукових дослідженнях (фізичні експерименти, радіоастрономія).

Запропоновані рішення дозволяють знизити вартість виробництва АЦП на 30% за рахунок менш жорстких вимог до компонентів, при збереженні високої точності завдяки цифровій корекції. Економічні розрахунки підтверджують комерційний потенціал розробки з окупністю інвестицій у науково-дослідну роботу протягом від 2 до 3 років при впровадженні в промисловість.

Перспективи подальших досліджень включають інтеграцію запропонованих методів з технологіями машинного навчання для адаптивної корекції в реальному часі, розробку гібридних архітектур з використанням MEMS-компонентів та експериментальну верифікацію на апаратних прототипах для застосування в критичних системах, таких як оборонна промисловість та екологічний моніторинг.

ПЕРЕЛІК ДЖЕРЕЛ ПОСИЛАННЯ

- 1 Азаров О. Д. Системи числення з ваговою надлишковістю для аналого-цифрового перетворення: монографія. – Вінниця: УНІВЕРСУМ-Вінниця, 2010. – 232 с.
- 2 Азаров О. Д., Кадук С. М., Серажим М. П. Високопродуктивні АЦП комбінованого врівноваження із ваговою надлишковістю: монографія. – Вінниця: ВНТУ, 2018. – 176 с.
- 3 Азаров О. Д. Основи теорії аналого-цифрового перетворення на основі надлишкових позиційних систем числення: монографія. – Вінниця: УНІВЕРСУМ-Вінниця, 2004. – 260 с.
- 4 Стахов О. Методи побудови багаторозрядних АЦП порозрядно-слідкувального врівноваження з використанням структурної та інформаційної надлишковості // Вісник Одеського національного університету. – 2015. – Т. 20. – № 1. – С. 51–60.
- 5 Азаров О. Д., Муравйов С. В., Черняк О. І. Конвеєрні аналого-цифрові перетворювачі з ваговою надлишковістю. – Вінниця: ВНТУ, 2008. – 148 с.
- 6 Кадук С. М. Методичні похибки цифрового самокалібрування ваг розрядів багаторозрядних АЦП // Вісник Вінницького політехнічного інституту. – 2008. – № 1. – С. 45–52.
- 7 Азаров О. Д., Богомолів С. В. Скремблер аналогових сигналів на базі АЦП і ЦАП із ваговою надлишковістю // Захист інформації. – 2016. – Т. 18. – № 3. – С. 210–217.
- 8 Азаров О. Д. Високопродуктивні АЦП із ваговою надлишковістю зі змінними параметрами: монографія. – Вінниця: УНІВЕРСУМ-Вінниця, 2012. – 198 с.
- 9 Азаров О. Д., Гуменюк О. Ю. Система цифрового реєстрування аналогових сигналів на базі АЦП з ваговою надлишковістю // JetIQ ВНТУ. – 2025. – С. 1–10.

- 10 Стахов О. Особливості аналого-цифрового перетворення в логіко-часовому базисі з надлишковістю // Наукові праці ДонНТУ. – 2019. – № 2. – С. 78–85.
- 11 Азаров О. Д. Методи та засоби відмовостійкого багаторозрядного аналого-цифрового перетворення з ваговою надлишковістю // КДПУ. – 2020. – С. 1–15.
- 12 Азаров О. Д., Крупельницький Л. В. Високолінійна система аналог-код-аналог з ваговою надлишковістю на базі перетворювачів струмів // Репозиторій ВНТУ. – 2022. – С. 1–12.
- 13 Азаров О. Д. Аналого-цифрове порозрядне перетворення на основі надлишкових систем числення з ваговою надлишковістю // Журнал ХНУ. – 2023. – № 315. – С. 132–137.
- 14 Азаров О. Д. Рекомендації щодо побудови аналого-цифрового скремблера із застосуванням АЦП і ЦАП із ваговою надлишковістю // Захист інформації. – 2014. – № 4029. – С. 1–8.
- 15 Азаров О. Д. Вагова надлишковість в аналого-цифровому перетворенні: теоретичні основи та застосування // НБУВ. – 2008. – С. 1–10.
- 16 Репозитарій ВНТУ. Кваліфікаційні роботи, дисертації та статті з аналого-цифрових перетворювачів. <https://ir.lib.vntu.edu.ua>
- 17 Кафедра електроніки та наносистем ВНТУ. Методичні матеріали з АЦП та цифрових вимірювальних систем. <https://eln.vntu.edu.ua>
- 18 Кафедра автоматики та інформаційно-вимірювальної техніки ВНТУ. Навчальні курси з цифрової реєстрації сигналів. <https://ait.vntu.edu.ua>
- 19 Костенко Л. М. Аналого-цифрові та цифро-аналогові перетворювачі. – Київ: Техніка, 2018. Базовий підручник з теорії АЦП, принципів роботи, похибок і характеристик.
- 20 Сіренко В. Г., Пархоменко О. П. Цифрові вимірювальні системи. – Харків: ХНУРЕ, 2019.

ДОДАТОК А

Технічне завдання

Міністерство освіти і науки України

Вінницький національний технічний університет

Факультет інформаційних технологій та комп'ютерної інженерії

Кафедра обчислювальної техніки

ЗАТВЕРДЖУЮ

Завідувач кафедри ОТ

д.т.н., проф. Азаров О. Д.

“3” жовтня 2025 р.

ТЕХНІЧНЕ ЗАВДАННЯ

на виконання магістерської кваліфікаційної роботи

“Метод та засоби віддаленого моніторингу IoT пристроїв”

Науковий керівник: Завідувач кафедри ОТ

д.т.н., проф. Азаров О. Д.

Виконав: студент гр. 1КІ-24м

_____ Гуменюк О.Ю.

1 Підстава для виконання магістерської кваліфікаційної роботи (МКР)

1.1 Актуальність полягає в тому, що стрімкий розвиток цифрових систем обробки інформації супроводжується зростанням вимог до точності, швидкодії та енергоефективності аналого-цифрових перетворювачів (АЦП) у промисловості, телекомунікаціях, медичній діагностиці та наукових дослідженнях. Ефективне управління такими системами потребує надійного перетворення аналогових сигналів у цифрову форму з мінімізацією похибок, стійкістю до зсувів елементів та корекцією помилок. Традиційні архітектури АЦП характеризуються обмеженнями в досягненні високої роздільності при збереженні швидкості та низького енергоспоживання, а також чутливістю до неідеальностей компонентів. Актуальним є розробка систем цифрової реєстрації аналогової інформації з використанням концепції вагової надлишковості, надлишкових систем числення та цифрових методів корекції, що забезпечують підвищену точність, надійність та можливість застосування в автоматизованих системах моніторингу та управління технологічними процесами.

1.2 Наказ про затвердження теми МКР №313 від 24.09.2025 р.

2 Мета і призначення МКР

2.1 Метою роботи є розробка системи цифрової реєстрації аналогової інформації на базі АЦП з ваговою надлишковістю, що включає проектування структурних та функціональних схем, моделювання роботи АЦП та аналіз точності з урахуванням похибок елементної бази.

2.2 Призначення розробки — забезпечення ефективної реєстрації аналогової інформації в розподілених системах шляхом використання вагової надлишковості для підвищення точності та надійності АЦП та ЦАП, з оптимізацією алгоритмів обробки сигналів, корекцією помилок та можливістю впровадження в автоматизовані системи моніторингу та управління, включаючи моделювання в MicroCap для підтвердження характеристик перетворювачів.

3 Вихідні дані до виконання МКР

3.1 Аналіз існуючих методів та засобів аналого-цифрового перетворення, вивчення принципів вагової надлишковості, надлишкових систем числення та архітектурних підходів до побудови АЦП (конвеєрні, послідовно-паралельні, сигма-дельта).

3.2 Проектування структурної та функціональної схеми АЦП з ваговою надлишковістю на базі операційних підсилювачів, компараторів, резистивних матриць з надлишковими вагами та джерел опорної напруги, включаючи вибір елементної бази та забезпечення заданої розрядності та швидкодії.

3.3 Розробка аналогових вузлів та схем АЦП, включаючи двотактні буфери напруги, масштабатори та відбивачі струму, схеми форсованого порозрядного урівноваження, компенсації динамічних похибок та самокалібрування.

3.4 Моделювання та експериментальне дослідження в програмному середовищі MicroCap для вибору оптимальної системи числення з ваговою надлишковістю (СЧВН), аналізу точності, впливу похибок та компенсації, з проектуванням високоточних швидкодійних систем реєстрації аналогових сигналів.

3.5 Проведення порівняльного аналізу характеристик розробленого АЦП з класичними рішеннями на предмет точності, швидкодії, енергоспоживання та стійкості до похибок, з оцінкою ефективності цифрової корекції.

3.6 Виконання економічних розрахунків для оцінювання комерційного потенціалу розробки, прогнозування витрат на виконання науково-дослідної роботи та розрахунку економічної ефективності впровадження системи цифрової реєстрації.

4 Вимоги до виконання МКР

Головна вимога — використати концепцію вагової надлишковості як основний метод підвищення точності аналого-цифрового перетворення з забезпеченням корекції похибок у процесі перетворення (мінімізація похибки

квантування, стійкість до зсувів елементів). Система повинна забезпечувати ефективну інтеграцію аналогових вузлів з цифровою обробкою для реєстрації інформації, з мінімізацією енергоспоживання та складності реалізації. Реалізовані алгоритми повинні враховувати вплив похибок елементної бази (розкид параметрів, температурні дрейфи, шуми), адаптивну корекцію (фонове та форграундне калібрування), масштабованість системи (можливість застосування в багаторозрядних АЦП з роздільністю 10-16 біт). Усі розробки мають відповідати вимогам надійності перетворення (ефективна роздільна здатність $ENOB > 12$ біт), точності моделювання (відношення сигнал/шум+спотворення $SINAD > 70$ дБ), безпеки (стабільність роботи в широкому діапазоні умов експлуатації)

5 Етапи МКР та очікувані результати

Етапи роботи та очікувані результати приведено в таблиці А.1.

Таблиця А.1 — Етапи МКР

№ етапу	Назва етапу	Термін виконання		Очікувані результати
		початок	кінець	
1	Огляд і аналіз джерел інформації	20.09.2025	04.10.2025	Розділ 1
2	Теоретичні дослідження принципів вагової надлишковості та АЦП, пошук аналогів	05.10.2025	18.10.2025	Розділ 2
3	Обґрунтування та розробка аналогових вузлів та схем АЦП	19.10.2025	01.11.2025	Розділ 3
4	Моделювання, тестування та аналіз характеристик	02.11.2025	16.11.2025	Розділ 4
5	Економічна частина	17.11.2025	25.11.2025	Розділ 5

6 Матеріали, що подаються до захисту МКР

До захисту подаються: пояснювальна записка МКР, графічні і ілюстративні матеріали, протокол попереднього захисту МКР на кафедрі, відгук наукового керівника, відгук опонента, протоколи складання державних екзаменів, анотації до МКР українською та іноземною мовами.

7 Порядок контролю виконання та захисту МКР

Виконання етапів графічної та розрахункової документації МКР контролюється науковим керівником згідно зі встановленими термінами. Захист МКР відбувається на засіданні Екзаменаційної комісії, затвердженої наказом ректора.

8 Вимоги до оформлювання та порядок виконання МКР

8.1 При оформлюванні МКР використовуються: — ДСТУ 3008: 2015 “Звіти в сфері науки і техніки. Структура та правила оформлювання”; — ДСТУ 8302: 2015 “Бібліографічні посилання. Загальні положення та правила складання”; — ГОСТ 2.104-2006 “Єдина система конструкторської документації. Основні написи”; — методичні вказівки до виконання магістерських кваліфікаційних робіт зі спеціальності 123 — “Комп’ютерна інженерія”; — документи на які посилаються у вище вказаних.

8.2 Порядок виконання МКР викладено в “Положення про кваліфікаційні роботи на другому (магістерському) рівні вищої освіти СУЯ ВНТУ-03.02.02-П.001.01:21”.

ДОДАТОК Б

ПРОТОКОЛ ПЕРЕВІРКИ КВАЛІФІКАЦІЙНОЇ РОБОТИ

Назва роботи: Система цифрової реєстрації аналогової інформації на базі АЦП з ваговою надлишковістю.

Тип роботи: магістерська кваліфікаційна робота
(бакалаврська кваліфікаційна робота/магістерська кваліфікаційна робота)

Підрозділ кафедра обчислювальної техніки, ФІТКІ, 1КІ-24м
(кафедра, факультет, навчальна група)

Коефіцієнт подібності текстових запозичень, виявлених у роботі
системою StrikePlagiarism (КПІ) 4 %

- ✓ Запозичення, виявлені у роботі, оформлені коректно і не містять ознак академічного плагіату, фабрикації, фальсифікації. Роботу прийняти до захисту.
- У роботі не виявлено ознак плагіату, фабрикації, фальсифікації, але надмірна кількість текстових запозичень та/або наявність типових розрахунків не дозволяють прийняти рішення про оригінальність та самостійність її виконання. Роботу направити на доопрацювання.
- У роботі виявлено ознаки академічного плагіату та/або в ній містяться навмисні спотворення тексту, що вказують на спроби приховування недобросовісних запозичень. Робота до захисту не приймається.

Експертна комісія:

Азаров О. Д., д.т.н., зав. каф. ОТ _____
(прізвище, ініціали, посада) (підпис)

Мартинюк Т. Б., д.т.н., проф. каф. ОТ _____
(прізвище, ініціали, посада) (підпис)

Особа, відповідальна за перевірку _____ Захарченко С. М.
(підпис) (прізвище, ініціали)

З висновком експертної комісії ознайомлений(-на)

Керівник _____ Азаров О.Д. _____
(підпис) (прізвище, ініціали, посада)

Здобувач _____ Гуменюк О.Ю. _____
(підпис) (прізвище, ініціали)

ДОДАТОК В

Структурна схема аналого-цифрового перетворювача з ваговою надлишковістю




Рисунок В.1 — Структурна схема аналого-цифрового перетворювача з ваговою надлишковістю.

ДОДАТОК Г

Функціональна схема процесу аналого-цифрового перетворення з корекцією помилок




Рисунок Г.1 — Функціональна схема процесу аналого-цифрового перетворення з корекцією помилок

ДОДАТОК Д

Схема резистивної матриці з надлишковими ваговими коефіцієнтами




Рисунок Д.1 — Схема резистивної матриці з надлишковими ваговими коефіцієнтами