

Вінницький національний технічний університет
(повне найменування вищого навчального закладу)
Факультет Інформаційних електронних систем
(повне найменування інституту, назва факультету (відділення))
Кафедра Інформаційних радіоелектронних технологій і систем
(повна назва кафедри (предметної, циклової комісії))

БАКАЛАВРСЬКА КВАЛІФІКАЦІЙНА РОБОТА

на тему:

«ГЕНЕРАТОР ПЕРІОДИЧНИХ СИГНАЛІ НА ОСНОВІ ПРЯМОГО ЦИФРОВОГО СИНТЕЗУ»

Виконав: студент 4-го курсу, групи ТКР-216,
спеціальності 172 – Телекомунікації та радіотехніка,
ОП – Радіотехніка

(шифр і назва напряму підготовки, спеціальності)

Омельян А.Р.

(прізвище та ініціали)

Керівник: д.т.н., доц., доцент каф. ІРТС

Воловик А.Ю.

(прізвище та ініціали)

« 10 » 08 2025 р.

Рецензент: к.т.н., доц., доцент каф. ІКСТ

Семенова О.О.

(прізвище та ініціали)

« 11 » 08 2025 р.

Допущено до захисту

Завідувач кафедри ІРТС

д.т.н., проф. Осадчук О.В.

(прізвище та ініціали)

« 12 » 08 2025 р.

Вінниця ВНТУ - 2025 рік

Факультет Інформаційних електронних систем
Кафедра Інформаційних радіоелектронних технологій і систем
Рівень вищої освіти перший (бакалаврський)
Галузь знань – 17 Електроніка та телекомунікації
Спеціальності 172 – Телекомунікації та радіотехніка
Освітньо-професійна програма – Радіотехніка

ЗАТВЕРДЖУЮ

 Завідувач кафедри ІРТС
Олександр ОСАДЧУК
29.03. 2025 року

ЗАВДАННЯ НА БАКАЛАВРСЬКУ КВАЛІФІКАЦІЙНУ РОБОТУ СТУДЕНТУ

Омельян Андрій Романович

(прізвище, ім'я, по батькові)

1. Тема роботи «Генератор періодичних сигналів на основі прямого цифрового синтезу»

керівник роботи Воловик Андрій Юрійович, д.т.н., доц., доцент кафедри ІРТС
(прізвище, ім'я, по батькові, науковий ступінь, вчене звання)

затверджені наказом вищого навчального закладу від “20”03 2025 року № 97

2. Строк подання студентом роботи 10 06 2025 року

3. Вихідні дані до роботи: вихідний сигнал генератора - періодичні сигнали типових форм (синусоїда, трикутник, прямокутник) з максимальною амплітудою $\pm 10\text{В}$ і частотою від 10 Гц до 1МГц, крок перелаштування 0,02 Гц ; розрядність ЦАП 8; розрядність накопичувача фази 24; рівень амплітудних шумів -60дБ/В; вихідний інтерфейс генератора – BNC, керування та живлення генератор повинен отримувати через інтерфейс USB; програмне керування; розмір друкованої плати: 119x74 мм.

4. Зміст текстової частини: Вступ. Сучасні методи генерування сигналів. Сучасні цифрові функціональні генератори. Генератори логічних сигналів. Основи теорії синтезу сигналів довільної форми. Огляд методів синтезу сигналів. Методи частотного синтезу сигналів. Структура генератора DDS. Проектування керованого генератора періодичних сигналів. Трасування плати генератора сигналів. Розробка програмного забезпечення. Результати дослідження характеристик розробленого генератора. Охорона праці. Висновки. Список використаних джерел. Додатки.

5. Перелік ілюстративного матеріалу (з точним зазначенням обов'язкових креслень): Схеми, що пояснюють сучасні методи генерування сигналів. Структура прямого аналогового синтезу. Архітектура DTG. Структурні схеми генераторів прямого цифрового синтезу. Блок схеми DDS. Схема електрична принципова спроектованого функціонального генератора. Перелік елементів Структура блоку керування. Візуалізація трасування та розміщення компонентів. Результати дослідження характеристик розробленого генератора. Опис модулів на мові Verilog.


6. Консультанти розділів роботи


Розділ	Прізвище, ініціали та посада консультанта	Підпис, дата	
		завдання видав	завдання прийняв
Основна частина	Д.Т.Н., доц, доцент каф. ІРТС Воловик А.Ю.		
Охорона праці	професор кафедри БЖДПБ, професор, д.п.н., Дембіцька С.В.		

7. Дата видачі завдання 25.03.2025 року

КАЛЕНДАРНИЙ ПЛАН

№ з/п	Назва етапів бакалаврської кваліфікаційної роботи	Строк виконання етапів роботи	Примітка
1.	Вибір, узгодження та затвердження теми БКР	14.02.2025-28.02.2025	
2.	Огляд та аналіз літературних джерел.	01.03.2025-19.03.2025	
3.	Розробка завдання на БКР. Затвердження теми.	20.03.2025-25.03.2025	
4.	Попередня розробка основних розділів. Аналіз вирішення поставленої задачі. Розробка структурної схеми та технічних рішень.	26.03.2025-06.05.2025	
5.	Математичне моделювання та електричні розрахунки . Експериментальне дослідження.	07.05.2025-18.05.2025	
6.	Розробка ілюстративної частини БКР	19.05.2025-22.05.2025	
7.	Охорона праці (ОП)	23.05.2025-25.05.2025	
8.	Оформлення пояснювальної записки та ілюстративної частини.	26.05.2025-05.06.2025	
9.	Нормоконтроль	07.06.2025-10.06.2025	
10.	Попередній захист БКР, доопрацювання, рецензування БКР	11.06.2025-12.06.2025	
11.	Захист БДР ЕК	13.06.2025-17.06.2025	

Студент  Омельян А.Р.
(підпис)

Керівник роботи  Воловик А.Ю.
(підпис)

АНОТАЦІЯ

УДК 621.383.9

Омельян А. Р. Генератор періодичних сигналів на основі прямого цифрового синтезу. Бакалаврська кваліфікаційна робота зі спеціальності 172 - Телекомунікації та радіотехніка, освітня програма – Радіотехніка. Вінниця: ВНТУ, 2025. 119 с.

Українською мовою. Рисуноків 43, таблиць 8, бібліографія 42.

Метою бакалаврської кваліфікаційної була розробка програмно керованого генератора періодичних сигналів на основі прямого цифрового синтезу.

В ході виконання роботи здійснено огляд сучасних методів генерації сигналів. Розроблені структурна та електрична принципова схеми генератора періодичних сигналів на основі прямого цифрового синтезу. Розрахована схема перетворювача рівнів сигналів. Розроблена друкована плата та програмна прошивка для пристрою керування. Генератор розроблявся у вигляді стандартної двошарової друкованої плати. У якості пристрою керування використана мікросхема ПЛІС фірми Intel.

Виконана програмна реалізація функцій керування генератором. Розроблена програмна реалізація інтерфейсу користувача. Програма управління написана мовою Verilog із використанням структурного підходу.

Також у бакалаврській кваліфікаційній роботі проведено розрахунки розділу безпеки життєдіяльності.

Ключові слова: генерація сигналів, функціональний генератор, метод прямого цифрового синтезу, цифровий генератор.

ABSTRACT

Omelyan A. R. Generator of periodic signals based on direct digital synthesis. Bachelor's qualification work in specialty 172 - Telecommunications and Radio Engineering, educational program - Radio Engineering. Vinnytsia: VNTU, 2025. 119p.

In Ukrainian. Figures 43, tables 8, bibliography 42.

In the purpose of the bachelor's qualification of the work, a review of modern methods of signal generation was carried out. The structural and electrical schematic diagrams of a periodic signal generator based on direct digital synthesis are developed. The circuit of the signal level converter is calculated. A printed circuit board and software firmware for the control device were developed. The generator was designed as a standard two-layer printed circuit board. An Intel FPGA chip was used as the control device.

The software implementation of the generator control functions was performed. A software implementation of the user interface was developed. The control program was written in Verilog using a structural approach.

Also in the bachelor's qualification work, the calculations of the life safety section were carried out.

Keywords: signal generation, functional generator, direct digital synthesis method, digital generator.

ЗМІСТ

ВСТУП.....	9
1 СУЧАСНІ МЕТОДИ ГЕНЕРУВАННЯ СИГНАЛІВ	13
1.1 Генератори сигналів.....	14
1.1.1 Автогенератори... ..	15
1.1.2 RC-генератори синусоїдальних коливань... ..	17
1.1.3 LC-генератори гармонічних коливань... ..	19
1.1.4 Релаксаційні генератори... ..	20
1.1.5 Генератори керовані напругою... ..	21
1.1.6 Генератори напруги, що лінійно змінюється... ..	23
1.1.7 Функціональні генератори... ..	24
1.2 Сучасні цифрові функціональні генератори... ..	26
1.2.1 Генератори сигналів довільної форми... ..	26
1.2.2 Генератори логічних сигналів.....	30
2 МЕТОДИ СИНТЕЗУ СИГНАЛІВ	34
2.1 Основи теорії синтезу сигналів довільної форми... ..	34
2.2 Методи частотного синтезу сигналів... ..	37
2.2.1 Прямий аналоговий синтез частоти.... ..	38
2.2.2 Непрямий синтез частоти на основі фазового автопідстроювання.... ..	39
2.2.3 Прямий цифровий синтез	40
2.3 Структура DDS	42
2.4 Напрямки використання DDS	44
2.4.1 Двійкова частотна маніпуляція.....	44
2.4.2 Формування квадратурних сигналів	46
2.4.3 Функціональний аналіз електричних кіл	47
3 РОЗРОБКА ГЕНЕРАТОР ПЕРІОДИЧНИХ СИГНАЛІ НА ОСНОВІ ПРЯМОГО ЦИФРОВОГО СИНТЕЗУ	49
3.1 Вибір контролера.....	49
3.2 Структурна схема пристрою	53
3.3 Вибір компонентної бази.....	54

	7
3.3.1 Програмований генератор сигналів.....	55
3.3.2 Програмована інтегральна логіка	59
3.3.3 Перемножуючий цифро-аналоговий перетворювач.....	62
3.3.4 USB інтерфейс	64
3.3.5 Блок додаткового живлення.....	67
3.4 Розрахунок елементів принципової схеми перетворювача рівня	72
3.5 Розробка схеми електричної принципової	76
3.6 Система команд	77
3.7 Структура блоку керування пристроєм	78
3.8 Макетування плати генератора сигналів	80
3.9 Трасування плати генератора сигналів	81
3.10 Програмне забезпечення.....	82
3.11 Тестування генератора сигналів	84
4 ОХОРОНА ПРАЦІ	85
4.1 Технічні рішення щодо безпечного виконання роботи.....	86
4.1.1 Обладнання приміщення та робочого місця	86
4.1.2 Електробезпека приміщення.....	87
4.2 Технічні рішення з гігієни праці та виробничої санітарії	89
4.2.1 Мікроклімат	89
4.2.2 Склад повітря робочої зони.....	89
4.2.3 Виробниче освітлення.....	90
4.2.4 Виробничий шум.....	91
4.2.5 Виробничі випромінювання.....	92
4.3 Пожежна безпека.....	94
4.3.1 Технічні рішення системи запобігання пожежі	94
4.3.2 Технічні рішення системи протипожежного захисту.....	95
ВИСНОВКИ	96
СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ	98
Додаток А (обов'язковий). Ілюстративний матеріал.....	102

Додаток Б (обов'язковий). Протокол перевірки навчальної (бакалаврської кваліфікаційної) роботи.....	107
Додаток В (обов'язковий). Опис модулів на мові Verilog	109

ВСТУП

Актуальність теми. Для налаштування і тестування сучасної електронної апаратури, проведення досліджень у галузі радіоелектроніки та для вивчення фізичних процесів у технічних пристроях і системах потрібні найрізноманітніші електронні радіовимірювальні прилади. Насамперед, поряд із загальнодоступними мультиметрами, для лабораторії розробника електронних схем потрібні електронні осцилографи та джерела сигналів найрізноманітнішої форми [1]. Найчастіше всього використовуються сигнали синусоїдальної форми. Це пов'язано з тим, що вони є найпростішими сигналами, що змінюються в часі і мають постійні параметрами такі, як амплітуда, частота і фаза. Зміна цих параметрів дозволяє відтворювати процес модуляції та використовувати їх для перенесення інформації. На цьому базуються численні сфери застосування синусоїдальних сигналів у техніці електрозв'язку та радіотехніці [2].

Однак досить часто виникає потреба у передачі великої енергії, що виділяється у короткий час. Наочним прикладом тут є радіолокація. Короткий і потужний імпульс електромагнітного випромінювання посиляється у простір, відбивається від навколишніх предметів та сприймається радіолокаційним приймачем. Імпульсні сигнали потрібні і в низці інших застосувань, наприклад, для запуску потужних лазерних діодів, побудови ультразвукових та відеоімпульсних локаторів, запуску ядерних та термоядерних процесів і навіть при випробуванні багатьох електронних пристроїв, що використовують імпульсні сигнали або окремі їх властивості. Серед імпульсних сигналів найбільш поширеними є прямокутні імпульси, зокрема симетричні – меандр. Досить широко застосовуються трикутні імпульси.

Існує багато різноманітних типів генераторів періодичних сигналів. Вони будуються за різними принципами і мають суттєві відмінності по можливостям та характеристикам. Розвиток цифрових технологій призвів до появи новітніх типів генераторів, що базуються на методі прямого цифрового синтезу. Цифрові обчислювальні синтезатори сигналів характеризуються тим, що сформований

ними сигнал синтезується з високою точністю. Амплітуда, частота, і фаза сигналу в будь-який момент часу точно визначені, що дає можливість керувати ними за допомогою цифрового інтерфейсу. Прямий цифровий синтез робить цю категорію генераторів стійкою до температурного дрейфу [3]. Ці синтезатори забезпечують досить малий крок перебудови частоти та дуже високу роздільну здатність за частотою і фазою. При цьому, цифровий інтерфейс легко дає змогу реалізувати мікроконтролерне керування. Сучасні технології DDS найшли застосування в радіолокаційних і військових системах та є дуже популярними в задачах модуляції та кодування даних. З розвитком сучасних технологій і появою новітніх зразків електронної техніки, генератори сигналів на основі цифрового синтезу набувають дедалі більшого поширення [4].

Таким чином, розробка керованого генератора періодичних сигналів на основі прямого цифрового синтезу є актуальною науково-технічною задачею, що має важливе практичне значення для багатьох галузей промисловості та науки.

Аналіз останніх досліджень. Багато сучасних досліджень зосереджені на розширенні верхньої межі частоти DDS-генераторів. Розробляються нові архітектури та використовуються швидкісні цифрово-аналогові перетворювачі (ЦАП) для досягнення частот у діапазоні сотень мегагерц і навіть гігагерц [4].

Активно досліджуються методи покращення швидкодії перебудови частоти та фази, що є важливим для застосувань у системах зв'язку та радіолокації [5]. Однією з проблем DDS є наявність паразитних складових у вихідному спектрі, тому багато останніх досліджень спрямовані на розробку нових алгоритмів фазового акумулятора та методів цифрової обробки сигналу для мінімізації цих спотворень [6]. Використовуються складніші методи формування сигналу. Застосування цифрових фільтрів призвело для покращення співвідношення сигнал/шум та зменшення гармонійних спотворень.

Спостерігається тенденція до інтеграції DDS-генераторів з іншими компонентами на одному кристалі, такими як мікроконтролери, пам'ять, аналогові підсилювачі та фільтри. Це дозволяє створювати більш компактні та енергоефективні системи генерації сигналів. Розробляються інтегровані рішення

для конкретних застосувань, наприклад, генератори сигналів для бездротового зв'язку або медичної апаратури [4].

Активно досліджуються нові способи керування DDS-генераторами, включаючи використання високошвидкісних інтерфейсів (наприклад, SPI, Ethernet) та розробку зручного програмного забезпечення для конфігурації та контролю параметрів сигнал у [7].

Продовжуються дослідження в області оптимізації алгоритмів DDS для зменшення споживання енергії, зниження обчислювальної складності та покращення швидкодії такі як:

- розробка багатоканальних DDS-генераторів з незалежним керуванням кожним каналом для застосування в MIMO-системах зв'язку.
- дослідження методів динамічної компенсації спотворень у DDS-генераторах для покращення спектральної чистоти в широкому діапазоні частот.
- використання програмованих логічних інтегральних схем (FPGA) для реалізації складних систем керування DDS та обробки вихідного сигналу.
- дослідження можливостей застосування DDS з метою генерації хаотичних сигналів та сигналів зі спеціальними модуляціями для систем радіоелектронної боротьби та криптографії.

Загалом, останні дослідження в галузі DDS-генераторів спрямовані на розширення їхніх технічних можливостей, покращення характеристик та інтеграцію в різноманітні сучасні технології. Представлена робота, присвячена розробці функціонального DDS-генератора з програмним керуванням, є частиною цієї актуальної тенденції.

Метою роботи є розробка програмно-керованого функціонального генератора сигналів методом прямого цифрового синтезу.

Задачі дослідження. Поставлена мета досягається шляхом вирішення наступних задач:

1. Проаналізувати існуючі сучасні пристрої та методу синтезу сигналів, їх технічні та функціональні можливості;

2. Визначити структуру та програмний алгоритм інтерфейсу керування проектуємого генератора;
3. Визначити платформу для розробки генератора та підбирати відповідні базові елементи.
4. Розробити принципову схему та монтажні креслення проектуємого генератора;
5. Створення програмного коду прошивки мікроконтролера керування;
6. Створення інтерфейсу програми керування.

Об'єктом дослідження є процеси генерування сигналів довільної форми.

Предметом дослідження є параметри та характеристики функціональних генераторів прямого цифрового синтезу.

Новизна отриманих результатів.

1. Порівняльний аналіз сучасних методів синтезу частот і сигналів показав, що найбільш перспективним для радіотехнічних і телекомунікаційних систем є метод прямого цифрового синтезу.
2. Розроблено цифровий програмно-керований функціональний генератор сигналів. Керування цифровим обчислювальним синтезатором здійснюється за допомогою зручного програмно-цифрового інтерфейсу.

Структура представленої роботи. У першому розділі наведено короткий огляд можливих реалізацій генераторів різної форми. Методи та теоретичні основи цифрового синтезу сигналів розглянуті в другому розділі. Процес розробки апаратної та програмної частини описаний у третьому розділі. У розділі також поданий опис розробки друкованої плати генератора. Вимоги безпеки розглянуті в розділі охорони праці. У висновках подані основні результати щодо виконаної роботи, а також перспективи подальших досліджень.

1 СУЧАСНІ МЕТОДИ ГЕНЕРУВАННЯ СИГНАЛІВ

У XIX столітті людство вступило в епоху електрики, а з винаходом радіо в 1895 році почався розвиток радіоелектроніки. Пізніше людство навчилося робити аудіозаписи на магнітних носіях, саме тоді виникла потреба в генераторах електромагнітних коливань, ера радіоелектроніки вступила в свої права і почала захоплювати Землю.

Перший генератор електромагнітних хвиль датується 1887 роком, його творцем був Генріх Герц, робота була заснована на котушках Румкорфа, але в той час людству такий прилад був не потрібен і його важливість не була оцінена по достоїнству. Генератор Фердинанда Брауні, в 1897 році, вже мав практичне застосування і почав удосконалюватися. Так, в 1913 році з'явився генератор на радіолампах, творцем якого став німець Олександр Мейснер. Можливості цього приладу дозволяли задавати потрібну частоту коливань, що було продемонстровано на електронно-променевій трубці. Незважаючи на незначні удосконалення, саме ламповий генератор використовувався вченими і радіоаматорами аж до середини XIX століття.

У 1947 році, коли був винайдений перший транзистор, електроніка була насичена напівпровідниковими приладами. Вже в 1950-х роках напівпровідники почали витісняти вакуумні лампи з генераторів сигналів, що значно дозволило скоротити габарити і вартість пристрою, розширивши при цьому функціональні можливості. Удосконалювалися і напівпровідники, великі транзистори і діоди перетворювалися в маленькі мікросхеми, що ще більше позначилося на розвитку електроніки. У 1980-х роках аналогові пристрої стали замінюватися цифровими, що підвищило точність, надійність обладнання і призвело до початку нового етапу генераторів коливань.

Сьогодні, в століття цифрових технологій і мікропроцесорної техніки, генератор сигналу є універсальним пристроєм [7]. Вони здатні генерувати будь-які сигнали як за частотною ознакою, так і за формою (від синусоїдальних, пилкоподібних, прямокутних до будь-яких довільних). Сучасні генератори

мають вбудоване мікропроцесорне управління, можуть працювати в парі з персональним комп'ютером або ноутбуком. Область застосування цих приладів широка і різноманітна, починаючи від проектування радіоелектронних схем і закінчуючи налагодженням точного наукового обладнання. Сучасний генератор можна знайти як у великій науково-дослідній лабораторії, так і в невеликій майстерні по ремонту обладнання. Прогрес і багата історія розвитку генераторів сигналів доводить їх важливість і незамінність для людства.

1.1 Генератори сигналів

Якщо мова йде про прилади для вимірювання параметрів електронного обладнання, то перше, що спадає на думку це осцилограф або логічний аналізатор. Однак ці прилади здатні здійснювати вимірювання лише в тому випадку, якщо на їх вхід подається сигнал. І можливо навести багато прикладів, коли такого сигналу немає, поки на пристрій дослідження не буде подано зовнішній сигнал. Наприклад, тензометричний підсилювач не створює сигнал – він просто підсилює сигнал, що надходить від датчика. Подібно цьому мультиплексор підключається до цифрової шини не є джерелом сигналів, він лише перенаправляє сигнальний трафік, що надходить від лічильників, регістрів і інших елементів. Однак і підсилювач і мультиплексор обов'язково повинні пройти тестування перед тим, як вони почнуть працювати в складі відповідної системи. Щоб скористатися регіструючим приладом для оцінки поведінки таких пристроїв потрібно подати їм на вхід сигнал впливу. В даному випадку генератор сигналів - це джерело тестового сигналу, який разом з пристроєм реєстрації дозволяє створити повноцінну вимірювальну систему. Ці два пристрої оточують об'єкт дослідження з обох боків – з боку входу і з боку вихідної інформації. Залежно від комплектації, генератор сигналів може створювати тестові сигнали у вигляді аналогових сигналів, цифрових послідовностей, модульованих сигналів, навмисних спотворень, шумів і багато іншого.

Генераторами є такі схеми, які виробляють періодичні коливання різних форм. Це можуть бути прямокутні, трикутні, пилкоподібні та синусоїдальні. В генераторах зазвичай застосовуються різні активні компоненти, лампи або кварцові резонатори, а також пасивні - резистори, конденсатори, індуктивності.

Сьогодні генератор коливань є невід'ємною частиною майже будь-якого електронного пристрою. Крім генераторів тестових сигналів, що виконуються у вигляді окремих виробів, джерело регулярних коливань необхідне в будь-якому періодично діючому вимірювальному приладі, у пристроях, що ініціюють вимірювання або технологічні процеси, і взагалі в будь-якому приладі, робота якого пов'язана з періодичними коливаннями. Так, наприклад, генератори коливань спеціальної форми використовують у цифрових вимірювальних приладах, осцилографах, радіоприймачах, телевізорах, годинниках, ЕОМ і безлічі інших пристроїв [7].

Залежно від конкретного застосування генератор може використовуватися просто як джерело регулярних імпульсів (наприклад, синхросигналів у цифровій системі). Тут, від нього будуть вимагатися стабільність і точність (опорний інтервал часу в частотомірі), регульованість (гетеродин радіоприймача) або здатність генерувати коливання в точності заданої форми (синусоїдальної в аудіотехніці або пилкоподібної в розгортці осцилографа). Схемотехнічно електронний генератор являє собою підсилювач охоплений додатково позитивним зворотним зв'язком. В якості підсилювача можуть бути використані схеми на дискретних транзисторах, цифрові ІМС, інтегральні таймери, а також операційні підсилювачі.

1.1.1 Автогенератори

Головна особливість коливань, які спостерігаються в генераторі, полягає в тому, що вони зумовлені не зовнішніми впливами, а властивостями пристрою. Такі коливання, що виникають самостійно, за відсутності зовнішніх впливів, називають автоколиваннями. Причиною виникнення коливань слугують флуктуації – замалі, низько амплітудні, хаотичні коливання, що виникають

випадковим чином. Флуктуації спостерігаються в будь-якому реальному ланцюзі. Коливання, що виникають на вході активного елемента, посилюються і через коло зворотного зв'язку знову надходять на вхід. Оскільки зворотний зв'язок позитивний, сигнали на вході складаються, а вихідний сигнал лавиноподібно зростає. Такий процес називають самозбудженням генератора. Частота й амплітуда коливань визначається набором активних і пасивних компонентів генератора [8]. На рис. 1.1 показано блок-схему генератора.




Рисунок 1.1 – Блок схема електронного генератора

Підсилювач підсилює вхідний сигнал у K_U разів. При цьому між вихідною U_2 і вхідною U_3 напругами підсилювача виникає фазовий зсув φ . До виходу підсилювача під'єднано схему частотно-залежного зворотного зв'язку, яка може являти собою, наприклад, коливальний контур. При цьому напруга, яка використовується для здійснення зворотного зв'язку, становить βU_2 . Позначимо аргумент комплексного коефіцієнта ланки зворотного зв'язку β символом ψ . Умовою генерації стаціонарних коливань замкнутою схемою є рівність вихідної напруги схеми зворотного зв'язку та вхідної напруги підсилювача. Ця умова записується таким чином:

$$\beta U_2 = U_3 = \frac{U_2}{K_u} \quad (1.1)$$

Коефіцієнт петльового підсилення повинен, таким чином, дорівнювати

$$\beta(j\omega) K_u(j\omega) = 1 \quad (1.2)$$

З комплексного співвідношення (1.2) випливає два важливих дійсних співвідношення:

$$|\beta(j\omega)||K_u(j\omega)| = 1 \quad (1.3)$$

$$\varphi + \psi = 0, 2\pi, \dots \quad (1.4)$$

Рівняння (1.3) називають умовою балансу амплітуд, а (1.4) - умовою балансу фаз. Баланс амплітуд означає, що незатухаючі коливання в замкнутому контурі можуть існувати тільки тоді, коли підсилювач компенсує втрати в схемі зворотного зв'язку. Умова балансу фаз означає, що поповнення енергії в системі відбувається в такт її власним коливанням.

1.1.2 RC-генератори синусоїдальних коливань

Генератори гармонійного сигналу застосовуються у якості еталонних або випробувальних генераторів в багатьох схемах. У чистому синусоїдальному сигналі присутня тільки основна частота - в ідеалі в ньому немає ніяких інших гармонік [9]. Таким чином, подаючи синусоїдальний сигнал на вхід якого-небудь пристрою, можна виміряти рівень гармонік на його виході, визначивши таким чином коефіцієнт нелінійних спотворень. Найпростішу схему RC-генератора синусоїдальних коливань на операційному підсилювачі наведено на рис. 1.2.




Рисунок 1.2 – RC-генератори синусоїдальних коливань

Як ланка зворотного зв'язку використано смуговий RC-фільтр, частотні характеристики якого наведено на рис. 1.2 б. Тут по осі абсцис відкладено відносну частоту $\Omega = \omega RC$, тому середня частота дорівнює одиниці (на частоті зрізу ω_c RC-фільтра ємнісний опір дорівнює активному, а $\omega_c RC = 1$). Фазовий зсув на середній частоті $\psi(1)=0$. Отже, для виконання умови балансу фаз вихід ланки зворотного зв'язку має бути під'єднаний до неінвертуючого входу ОП. Коефіцієнт посилення смугового фільтра на середній частоті $|\beta(1)|=1/3$. Для виконання умови балансу амплітуд ОП за неінвертуючим входом повинен мати коефіцієнт посилення $K=3$, тому $R_1 = R_2$. В загальному коло під'єднане до ОП (смуговий фільтр і дільник $R_1 R_2$), називається мостом Віна-Робінсона.


За суворого виконання умови $R_1 = R_2$ та ідеального ОП в схемі існуватимуть незатухаючі коливання з частотою $f=1/2\omega RC$. Однак амплітуда цих коливань не буде визначена. Крім того, навіть найнезначніше зменшення R_1 порівняно з рівнянням спричинить загасання коливань. Навпаки, збільшення R_1 порівняно з призведе до наростання амплітуди коливань аж до насичення підсилювача і, як наслідок, до появи помітних нелінійних спотворень форми кривої вихідної напруги генератора. Ці обставини вимагають використання у складі генератора системи автоматичного регулювання амплітуди.

Кварцові або керамічні резонатори дають змогу створювати набагато стабільніші генератори, оскільки у резонаторів стабільність набагато вища через їхні нелінійні властивості. Резонатори застосовують у високочастотних схемах, у низькочастотних схемах резонатори не використовують через їхні великі розміри, вагу і вартість. Досвід показує, що замість використання низькочастотних резонаторів для низьких частот є більш економічно ефективним спосіб, коли використовується високочастотний кварцовий генератор, вихідну частоту якого слід поділити в n разів до необхідної робочої частоти, а потім відфільтрувати вихідний сигнал.


1.1.3 LC-генератори гармонічних коливань

У генераторі LC-типу форма вихідної напруги дуже близька до гармонічної. Це зумовлено хорошими фільтрувальними властивостями коливального LC-контур [9]. Вони, як правило, працюють з «відсіченням» струму активних приладів підсилювача. В початковий момент виникнення автоколивань коефіцієнт підсилення такої схеми більше за одиницю, що забезпечує стійку роботу автогенератора навіть за значних змін параметрів його елементів. Для самозбудження генератора LC-типу також необхідна наявність позитивного зворотного зв'язку. Під час увімкнення джерела живлення у контурі виникають затухаючі автоколивання, причому частина струму (напруги) цих коливань подається на керуючі електроди активного приладу, утворюючи позитивний зворотний зв'язок. Це призводить до поповнення енергії LC-контур. Автоколивання перетворюються на незатухаючі. Частота автоколивань у першому наближенні визначається резонансною частотою LC-контур:

Найбільшого поширення набули дві схеми LC-автогенераторів, перша має назву індуктивної триточки (або автотрансформаторна) - рис. 1.3а, друга ємнісної триточки - рис. 1.3б. Ці автогенератори належать до класу генераторів із мінімальним зв'язком. У схемі індуктивної триточки використовується резонансна система паралельний контур другого виду, а в схемі ємнісної триточки паралельний контур третього виду



а)



б)

Рисунок 1.3 – Схеми LC-генераторів гармонічних коливань

Для забезпечення самозбудження LC-генератора необхідний активний елемент із коефіцієнтом посилення, дещо більшим за одиницю.

Ці генератори мають порівняно високу стабільність частоти коливань, стійко працюють у разі значних змін параметрів активних елементів, забезпечують отримання коливань, що мають малий коефіцієнт гармонік. До недоліків їх належать труднощі виготовлення високостабільних температурно-незалежних індуктивностей, а також висока вартість і громіздкість останніх. Особливо це проявляється при створенні автогенераторів діапазону інфранизьких частот, у яких навіть у разі застосування феромагнітних сердечників габаритні розміри, маса і вартість виходять великими.

1.1.4 Релаксаційні генератори

Релаксація (від лат. *relaxatio* - ослаблення, зменшення) - процес встановлення рівноваги в електронній схемі [8]. Релаксаційними називають генератори, у яких регулювальний (підсилювальний) елемент працює в режимі перемикання (релейному) режимі. До них відносять автоколивальний і чекаючий мультівібратори, генератори пилкоподібних і трикутних коливань. Основні елементи релаксаційних генераторів - реактивний накопичувач енергії (ємнісний або індуктивний) і нелінійний елемент із вольтамперною характеристикою, що має падаючу ділянку, завдяки чому такий елемент набуває гістерезисних властивостей. Наявність цих властивостей зумовлює чергування двох основних стадій роботи релаксаційних генераторів - стадії запасання в накопичувачі енергії від живильного джерела постійного струму (напруги) і стадії релаксації, коли накопичувач звільняється від значної частини енергії. Порівнянність максимально запасеної і втраченої накопичувачем енергії - характерна відмітна особливість релаксаційних генераторів. Дуже простий генератор можна отримати таким чином: будемо заряджати конденсатор через резистор (або джерело струму), а потім, коли напруга сягне певного порогового значення, почнемо його розряджати. Далі повторимо цикл спочатку: це можна зробити за

допомогою зовнішнього кола, що забезпечує зміну полярності струму заряду під час досягнення деякої порогової напруги.




Рисунок 1.4 – Схеми релаксаційного генератора – мультівібратора з перехресним зворотним зв'язком

Раніше для створення релаксаційних генераторів застосовували пристрої з від'ємним опором, такі як одноперехідні транзистори або неонові лампи, тепер віддають перевагу ОП або спеціальним логічним інтегральним схемам (рис.1.4).

1.1.5 Генератори керовані напругою

Генератор керований напругою (ГКН) - електронний генератор, за допомогою якого здійснюють керування частотою коливань шляхом змінення напруги керування [11]. Частота коливань залежить від напруги, що подається, причому ГКН може бути скеровуватися модулюючим сигналами, що дає змогу реалізувати фазову або частотну модуляцію. Для ГКН із цифровим виходом є можливим генерувати імпульси з різною частотою повторення або застосувати широтно-імпульсну модуляцію (ШІМ). ГКН широко використовується в різних радіоелектронних системах - апаратурі радіозв'язку, автоматичного управління, електромузичних інструментах тощо. Даний тип генераторів можна розділити на два класи залежно від вихідного сигналу: гармонійні осцилятори; релаксаційні генератори.

Гармонійні осцилятори створюють сигнал синусоїдальної форми. До їхнього складу входять підсилювач і резонансний контур (контур необхідний для відправки сигналу назад на вхід). Коливання відбуваються на частоті налаштування, де позитивне посилення створюється навколо петлі. Релаксаційні генератори генерують сигнали пилкоподібної або трикутної форми. Вони часто застосовуються в монолітних інтегральних схемах, і можуть забезпечити широкий діапазон частот.

У генераторів, керованих напругою, заведено виділяти такі характеристики: діапазон частот перебудови ГКН; крутість перебудови за частотою; характеристика перебудови за частотою. Схема елементарного генератора, керованого напругою, зображеного на рисунку 1.5, дає змогу отримати частоту сигналу на виході, що залежить від вхідної напруги [1].




Рисунок 1.5 – Схеми релаксаційного генератора на мультівібраторі з перехресним зворотним зв'язком (інтегральне виконання)

Принцип дії цього генератора заснований на тому, що конденсатор $C1$ заряджається через резистор $R1$ до заданої напруги, потім відбувається його розряд через діод $D1$, і далі процес повторюється. Процесом розряду керує компаратор-одновібратор, реалізований на операційному підсилювачі $DA1$. Що менша напруга, до якої заряджається конденсатор, то більша частота на виході генератора.

1.1.6 Генератори напруги, що лінійно змінюється

Генератори напруги, що лінійно змінюється являють собою електронні пристрої, напруга на виході яких протягом деякого часу змінюється за лінійним законом [11]. Часто така напруга змінюється періодично. Якщо напруга змінюється від меншого значення до більшого (за абсолютним значенням), то її називають лінійно наростаючою, якщо від більшого значення до меншого, то - лінійно спадаючою. Напругу, що періодично змінюється, називають пилоподібною. Подібні генератори широко застосовуються в апаратурі зв'язку, телебаченні, радіолокації. Найчастіше їх використовують для створення часової розгортки променю в електронно-променевих трубках осцилографів, телевізорів тощо. Іншою важливою галуззю застосування пилоподібної напруги є перетворення напруги в часовий інтервал у пристроях фазоімпульсної модуляції сигналів, під час порівняння струмів і напруг та під час заміни напруги цифровим кодом. У практично схемах генераторів лінійно змінної напруги закладений принцип заряду і розряду конденсатора через резистор під час подавання на вхід перепаду напруги. Схемні варіанти, що реалізують цей принцип, різняться лише методами поліпшення параметрів формованої напруги. Як показано на рис. 1.6, генератор лінійно-змінної напруги складається з тригера Шмітта й інтегратора, що утворюють замкнутий контур [11].




Рисунок 1.6 – Схеми генератора прямокутних та трикутних імпульсів

У схемі генератора формується напруга не тільки прямокутної форми, а й форми, близької до трикутної (на конденсаторі). RC-коло мультивібратора, що задає час, виконує наближене інтегрування вихідних прямокутних коливань.

Замінивши це коло інтегратором на ОП, отримаємо генератор, на одному з виходів якого формуються прямокутні, а на іншому - трикутні коливання. Тут на підсилювачі ОП1 виконано неінвертуючий тригер Шмітта, а на ОП2 - інтегратор. Інтегратор інтегрує постійну напругу, наявну на виході тригера Шмітта.

1.1.7 Функціональні генератори

Функціональними генераторами прийнято називати генератори декількох функціональних залежностей (сигналів), наприклад, прямокутних, трикутних і синусоїдальних, що формуються з однією частотою, які перебудовується в досить широких межах [11]. Різноманітність форм сигналів розширює сфери застосування таких генераторів та дозволяє використовувати їх для тестування, налагодження та дослідження найрізноманітнішої електронної апаратури. Функціональні генератори є широкодіапазонними пристроями – відношення максимальної частоти генерації до мінімальної у них нерідко має порядок 85 - 105 і вище. Найбільш часто функціональні генератори використовуються при налагодженні ВЧ, НЧ та наднизькочастотних пристроїв. У НВЧ діапазоні частот ці пристрої не використовуються, за винятком застосування як джерела модулюючих сигналів.

У загальному випадку, функціональні генератори сигналів можна розділити на генератори змішаних сигналів (генератори сигналів довільної форми, генератори сигналів довільної форми і стандартних функцій) і джерела логічних сигналів (генератори імпульсів і цифрових послідовностей). Кожен із цих типів має певні переваги, які роблять його більш-менш переважним для тих чи інших застосувань.

Генератори змішаних сигналів призначені для створення сигналів з аналоговими характеристиками. Такі сигнали простягаються від суто аналогових, таких як синусоїди і трикутники, до меандрів, які мають заокруглення і спотворення, що є невід'ємною особливістю реальних сигналів. Універсальні генератори змішаних сигналів дають змогу керувати амплітудою, частотою і фазою сигналу, а також постійним зсувом і тривалістю фронтів і

спадів. За допомогою таких генераторів можна створювати спотворення, як-от глітчї, додавати джиттер фронтів, модуляцію та багато чого іншого.

Генератори цифрових сигналів використовуються для подачі сигналів на цифрові системи, їх вихідними сигналами є послідовності двійкових імпульсів. Спеціалізовані джерела цифрових сигналів не мають можливості генерувати синусоїдальні або трикутні сигнали. Функції джерел цифрових сигналів оптимізовані для роботи з комп'ютерними шинами та аналогічними додатками. Ці функції можуть включати програмні засоби для швидкого розроблення цифрових послідовностей, а також апаратні засоби для узгодження рівнів логічних елементів різних серій.

Функціональні генератори поділяються на два широкі класи: аналогові функціональні генератори на основі інтегратора аналогових сигналів у вигляді прямокутних імпульсів (меандра) та цифрові функціональні генератори на основі дискретних (цифрових) інтеграторів. Я вже зазначалося, для аналогових способів генерації сигналів використовують автоколивальні системи або автогенератор, принцип якого полягає в тому, щоб енергію від джерела живлення через керуючий елемент подавати в коливальну систему.

Основними методами цифрової генерації сигналів є метод апроксимації та табличний метод. Метод апроксимації використовує подання періодичного сигналу в аналітичному вигляді й виконується в мікропроцесорі за заданою програмою. У пам'яті пристрою зберігаються лише параметри генерованого сигналу. Програма обчислює відліки функції з деяким заданим інтервалом. Для отримання аналогового сигналу далі використовується ЦАП. Метод апроксимації використовує невеликий обсяг пам'яті. Недоліком цього методу є необхідність обчислення значної кількості арифметичних і логічних операцій, що витрачаються на формування одного відліку сигналу, що обмежує максимальну частоту сигналу.

Табличний метод генерації передбачає, що попередньо обчислені цифрові відліки функції постійно зберігаються в пам'яті. Формування чергового відліку зводиться до операцій підготовки адреси і читання відповідної комірки пам'яті.

Перевагою цього методу є менший час, що витрачається на формування відліку, і, як наслідок, можливість генерації сигналів з більш високою частотою. Недоліком є необхідність мати великий обсяг пам'яті даних.

1.2 Сучасні цифрові функціональні генератори

На сьогодні практично всі сучасні високопродуктивні генератори сигналів, від генераторів стандартних функцій до генераторів сигналів довільної форми та генераторів цифрових послідовностей, засновані на цифровій технології, що забезпечує гнучке програмування та виняткову точність.

1.2.1 Генератори сигналів довільної форми

Історично склалося так, що завдання створення різних сигналів виконують окремі спеціалізовані генератори сигналів - від генераторів надчистих аудіо сигналів до багатогігерцових генераторів радіочастотних сигналів. І хоча існує безліч серійно випущених приладів, найчастіше користувачеві для розв'язання поставлених перед ним завдань доводиться допрацьовувати наявний генератор або самому виготовляти спеціалізований генератор. Проектування вимірювального генератора - дуже складне завдання. На щастя, технологія дискретизації та обробки сигналів дала нам рішення, що дає змогу розв'язати практично будь-яку задачу за допомогою одного єдиного приладу - генератора сигналів довільної форми. Генератори сигналів довільної форми можна розділити на генератори сигналів довільної форми і стандартних функцій (AFG) і генератори сигналів довільної форми (AWG) [12].

Генератори сигналів довільної форми і стандартних функцій (AFG). Генератор AFG призначений для розв'язання широкого спектра завдань і на сьогоднішній день генератори цього типу є найпоширенішими. Зазвичай такий прилад пропонує менше можливостей зі зміни сигналу, ніж аналогічний AWG, але має чудову стабільність і швидкий відгук на зміну частоти. Якщо досліджуваному пристрою необхідна синусоїда і меандр (не кажучи вже про інші

сигнали) і можливість майже миттєвого перемикання між двома частотами, то вирішити цю задачу можна за допомогою AFG. Іншою перевагою AFG є низька ціна, що робить його вельми привабливим для додатків, які не потребують гнучкості AWG.

У AFG і AWG є багато спільних рис, хоча за конструкцією AFG є більш спеціалізованим приладом. AFG має унікальні переваги: він створює стабільні сигнали стандартних функцій - зокрема, широко вживані синусоїди та меандри, що володіють високою точністю і швидко перебудовуються за частотою. Швидка перебудова означає можливість швидкого і чистого переходу з однієї частоти на іншу. Більшість AFG пропонує набір таких широко використовуваних сигналів і функцій: синусоїда; меандр; трикутник; свіпування; імпульс; лінійне наростання; модуляція та інші. І хоча AWG теж можуть генерувати всі ці сигнали, сучасні AFG забезпечують поліпшене управління фазовими, часовими і амплітудними характеристиками вихідного сигналу. Крім того, багато AFG дають змогу модулювати сигнал внутрішнім або зовнішнім джерелом, що дуже важливо для деяких типів тестування на відповідність стандартам.

Старі моделі AFG для створення вихідних сигналів використовували аналогові задавальні генератори з подальшою обробкою сигналу. Останні моделі AFG використовують технологію прямого цифрового синтезу (DDS) тактової частоти, з якою вибірки сигналу витягуються з пам'яті.

Особливістю технології DDS є синтез вихідних сигналів і всіх частот, які використовуються всередині приладу, тільки з однієї тактової частоти. На рис. 1.6 показано спрощену архітектуру AFG, побудованого на основі DDS. Регістр фазових прирощень у фазовому акумуляторі приймає інструкції від контролера частоти, що показують, на скільки має змінюватися фаза вихідного сигналу в кожному наступному періоді. У сучасних продуктивних AFG роздільна здатність за фазою може досягати 2-30, що приблизно дорівнює $1/1000\ 000\ 000$ [12].




Рисунок 1.7 – Спрощена структура AFG

Вихід фазового акумулятора використовується як тактова частота для пам'яті сигналів. Робота цього приладу дуже нагадує роботу AWG, за тим винятком, що пам'ять сигналів містить зазвичай лише кілька базових сигналів, таких як синус і меандр. Аналогове вихідне коло зазвичай являє собою фіксований фільтр нижніх частот, який забезпечує надходження на вихід тільки запрограмованої корисної інформації.

У пам'яті готових сигналів типового AFG зберігається кілька стандартних сигналів. Зазвичай, найбільш часте застосування знаходять синусоїдальні сигнали і меандри. Сигнали довільної форми зберігаються в ділянці пам'яті, доступній для перепрограмування користувачем. Ці сигнали можна визначати з такою ж гнучкістю, як і в традиційних AWG. Однак архітектура DDS не підтримує сегментування пам'яті та послідовне виведення сигналів. Такими розширеними можливостями мають тільки високопродуктивні AWG.

Архітектура DDS забезпечує винятково високу швидкість перебудови частоти, спрощуючи програмування частотних і фазових змін, що корисно для тестування пристроїв, які використовують частотну модуляцію, наприклад, компонентів радіостанцій і супутникових систем. І якщо вам вистачає частотного діапазону AFG, то такий генератор ідеально підходить для тестування ЧМ і телефонних технологій зі стрибкоподібною перебудовою частоти, таких як GSM. І хоч AFG не має можливості створення практично будь-

яких форм сигналів, як це робить AWG, він може відтворювати більшість широко поширених сигналів, що використовуються в лабораторіях, ремонтних центрах і конструкторських відділах. Крім того, він забезпечує чудову швидкість перебудови частоти. І, що важливо, AFG часто є найекономічнішим рішенням.

Якщо потрібно отримати потік даних, який точно відповідає за формою функції Лоренца, для вимірювання характеристик дискового накопичувача, або складномодульований ВЧ-сигнал для тестування телефону GSM або CDMA, то в такому випадку буде в нагоді генератор сигналів довільної форми (AWG). Він може створити сигнал будь-якої мислимої форми. При цьому для створення потрібного сигналу можна використовувати безліч методів - від математичної формули до «рисунку» сигналу. По суті, AWG являє собою складну систему відтворення, яка створює сигнали на основі збережених цифрових даних, що описують рівні напруги сигналу, які постійно змінюються.




Рисунок 1.8 – Спрощена структура генератора сигналів довільної форми

Блок-схема цього приладу оманливо проста. Якщо звернутися до більш звичних термінів, AWG можна уявити, як плеєр компакт-дисків, який зчитує збережені дані в реальному часі. Обидва ці пристрої видають на вихід аналоговий сигнал. Для розуміння принципу роботи AWG потрібно спочатку засвоїти загальну концепцію цифрової дискретизації. Суть цифрової дискретизації повністю описується її назвою: вона визначає сигнал за допомогою дискретних вибірок, або точок даних, що являють собою послідовність виміряних напруг уздовж

графіка сигналу. В AWG значення вибірок зберігаються в двійковій формі в швидкому оперативному запам'ятовуючому пристрої.

В сучасних умовах, на тлі скорочення циклів розроблення і прискорення просування товарів на ринок, важливо тестувати проектовані схеми за допомогою реальних сигналів якомога раніше і якомога ефективніше. Для генерації таких реальних сигналів їх треба спочатку створити. Створення таких сигналів історично було пов'язане з певними труднощами, що сповільнювало просування на ринок спроектованих і протестованих продуктів. З появою таких програмних засобів загального призначення, як ArbExpress, або спеціальних прикладних програм, як SerialExpress® та RFXpress™, створення та редагування складних сигналів суттєво спростилося.




Рисунок 1.9 – Зручне створення та редагування сигналів за допомогою ПЗ ArbExpress

1.2.2 Генератори логічних сигналів

Джерела логічних сигналів являють собою спеціалізовані прилади, що відповідають специфічним вимогам тестування цифрового обладнання. Вони відповідають вимогам спеціальних випробувальних сигналів для цифрових пристроїв, що вимагають довгих, безперервних двійкових послідовностей зі спеціальним вмістом і часовими характеристиками. Джерела логічних сигналів можна розділити на два класи - генератори імпульсних послідовностей і генератори часових співвідношень. Генератори імпульсних послідовностей (PPG) виводять меандр або потік імпульсів на невелику кількість виходів,

зазвичай з дуже високою частотою [12]. Якщо потік імпульсів не модульований, він зазвичай не містить жодної інформації (даних). Проте, висока частота і круті фронти імпульсного генератора перетворюють його на ідеальний прилад для тестування високошвидкісного цифрового обладнання.

Якщо AWG і AFG призначені насамперед для генерування аналогових сигналів, завдання генератора часових співвідношень (DTG) полягає у створенні великих обсягів двійкової інформації. Генератор часових співвідношень, відомий також, як генератор кодових послідовностей або генератор даних, створює потоки нулів і одиниць, необхідні для тестування комп'ютерних шин, мікропроцесорів та інших цифрових елементів. У конструкторських відділах генератор часових співвідношень є цінним джерелом випробувальних сигналів майже для всіх класів цифрових пристроїв. Грубо кажучи, DTG корисний для функціонального тестування, налагодження нових схем і аналізу відмов наявних схем. Крім того, він незамінний для вимірювання допусків на часові та амплітудні характеристики. DTG може використовуватися на ранніх етапах проектування для підміни неіснуючих поки системних компонентів. Наприклад, його можна запрограмувати так, щоб він виробляв переривання і дані для новостворюваної шини, якщо процесора, що має видавати ці сигнали, ще не існує. Аналогічним чином, DTG може подавати адресу на шину пам'яті або навіть цифровий еквівалент синусоїди на тестований ЦАП. Завдяки можливості створювати дуже довгі послідовності і вносити випадкові помилки в потоки даних, DTG підтримує довготривалі тести на надійність, що забезпечують відповідність військовим і аерокосмічним стандартам. Крім того, можливість реагувати на зовнішні події, що надходять від досліджуваного пристрою, дає додаткову гнучкість у вимогливих додатках. З не меншим успіхом DTG можна застосовувати для тестування напівпровідникових приладів, як-от спеціалізовані мікросхеми й програмовані логічні інтегральні схеми (ПЛІС), або дискових накопичувачів – кіл запису жорстких дисків і DVD. Однаковою мірою він корисний для тестування датчиків зображення на ПЗС і драйверів/контролерів

РК-дисплеїв. DTG є ефективним рішенням практично у всіх випадках, коли доводиться створювати складні двійкові послідовності .





Рисунок 1.10 – Спрощена архітектура DTG

Оскільки DTG орієнтований виключно на цифрове тестування, він володіє спеціальними можливостями, відсутніми у AWG і AFG, такими як складний секвенсор, кілька виходів, різні джерела послідовностей і спеціальний дисплей. Жоден обсяг внутрішньої пам'яті не дасть змоги зберегти багато мільйонів слів (відомих також, як вектори), необхідних для ретельного тестування цифрового пристрою. Тому генератори послідовностей обладнані складними секвенсорами - абсолютно необхідними у світі генерації даних і послідовностей . Генератор послідовностей повинен видавати надзвичайно довгі та складні послідовності, і повинен реагувати на зовнішні події - зазвичай на вихідні сигнали досліджуваного пристрою, що викликають умовні розгалуження в секвенсорі генератора . І хоча обсяг пам'яті послідовностей DTG зазвичай не перевищує 64 мільйонів бітів на канал, секвенсор DTG, подібно до AWG, має здатність зациклювати короткі сегменти послідовності для отримання потоків даних значно більшої довжини. Він може чекати появи зовнішньої події і потім виконувати серію повторюваних відліків або умовних переходів. Крім того, секвенсор DTG підтримує багаторівневе вкладене зациклення і розгалуження . Цей інструмент може управлятися звичайними командами програмування і генерувати адреси, дані, такти і керуючі сигнали практично для всіх мислимих

цифрових пристроїв. Секвенсор DTG має унікальну здатність нескінченного розширення послідовності. Наявність декількох виходів також перетворює DTG на ідеальний прилад для цифрових додатків. У той час як AWG і AFG можуть мати два або чотири виходи, генератор послідовностей пропонує 8, 32 або навіть сотні вихідних каналів для підтримки численних ліній даних та/або адреси типових цифрових пристроїв. Оскільки ручне введення складних цифрових послідовностей може виявитися неймовірно трудомістким і схильним до помилок, сучасні DTG повинні мати можливість введення даних із логічних аналізаторів, осцилографів, імітаторів і навіть із табличних процесорів. Крім того, цифрові дані можна отримувати на різних етапах моделювання та перевірки розроблюваних схем .



а)



б)

Рисунок 1.11 – Багатоканальне представлення шини в DTG (а) ;
генератор послідовностей DG2020A (б)

2 МЕТОДИ СИНТЕЗУ СИГНАЛІВ

2.1 Основи теорії синтезу сигналів довільної форми

В основу техніки синтезу (формування) сигналів довільної форми лежить математична теорія розкладання заданої функції в ряд, складовими якого є елементарні ортогональні функції. Розкладання функцій у ряди застосовується в математичному аналізі для розв'язання різних задач, наприклад: наближені обчислення значень функції; наближене обчислення значення функції в точці; наближене обчислення визначеного інтеграла. В теорії сигналів ці математичні властивості використовуються для спектрального представлення сигналів [8].

Відомо, що система лінійно незалежних векторів, або нескінченна система дійсних функцій

$$\varphi_0(t), \varphi_1(t), \varphi_2(t), \dots, \varphi_n(t), \dots$$

називається ортогональною на певному інтервалі $[a, b]$ якщо виконується нерівність

$$\int_a^b \varphi_n(t) \varphi_m(t) d(t) = 0, \quad n \neq m.$$

З математики відомо також, що вільна функція $f(x)$ для якої виконується умова

$$\int \|f(x)\|^2 dx < \infty,$$

Може бути представлена у вигляді суми ряду:

$$f(x) = C_0 \varphi_0(t) + C_1 \varphi_1(t) + C_2 \varphi_2(t) + \dots + C_n \varphi_n(t) + \dots \quad (2.1)$$

де

$$C_n = \frac{1}{\|\varphi_n\|^2} \int_a^b f(x) \varphi_n(x) d(x). \quad (2.2)$$

Ряд (2.1), у якому коефіцієнти C_n визначено за формулою (2.2), називається узагальненим рядом Фур'є за даною системою $\varphi_n(x)$. Узагальнений ряд Фур'є має наступну важливу властивість: за заданої системи функцій $\varphi_n(x)$ і за фіксованого числа доданків ряду (2.1) він забезпечує найкращу апроксимацію (в сенсі мінімуму середньоквадратичної помилки) даної функції $f(x)$.

Вибір найбільш раціональної ортогональної системи функцій залежить від мети, переслідуваної під час розкладання складної функції в ряд. Серед різноманітних завдань, що вимагають розкладання складного сигналу, найважливішими є:

- 1) точне розкладання на найпростіші ортогональні функції,
- 2) апроксимація сигналів, процесів або характеристик, коли потрібно звести до мінімуму число членів ряду (за умови заданої допустимої похибки).

За першої постановки завдання найбільшого поширення набула ортогональна система основних тригонометричних функцій - синусів і косинусів. Це пояснюється низкою причин. По-перше, гармонійне коливання є єдиною функцією часу, що зберігає свою форму під час проходження коливання через будь-яке лінійне коло (з постійними параметрами). Змінюється лише амплітуда і фаза коливання. По-друге, розкладання складного сигналу за синусами і косинусами дає змогу використовувати символічний метод, розроблений для аналізу передавання гармонійних коливань через лінійні кола. З цих, а також і деяких інших причин гармонійний аналіз набув широкого поширення в усіх галузях сучасної науки і техніки.

Під час другої постановки задачі - наближеному розкладанні функцій - застосовуються різноманітні ортогональні системи функцій: поліноми Чебишева, Ерміта, Лагерра, Лежандра і багато інших [9].

Як вже зауважувалося для представлення радіотехнічних сигналів, серед різноманітних систем ортогональних базисних функцій виняткове місце займають гармонічні функції. Одною з над важливих причин цього є те, що техніка генерування гармонічних сигналів відносно проста.

У 1807 році барон Жан Батист Жозеф Фур'є (1768-1830 рр.) висловив сміливе припущення, що за допомогою нескінченного ряду [8]:

$$s(t) = \frac{a_0}{2} + \sum_{k=1}^{\infty} a_k \cdot \cos \frac{2\pi n t}{T} + \sum_{k=1}^{\infty} b_k \cdot \sin \frac{2\pi n t}{T} \quad (2.3)$$

можна подати будь-яку довільну періодичну з періодом T функцію, причому навіть таку, яка містить розриви. Він також отримав формули, за допомогою яких можна обчислити коефіцієнти ряду a і b .

$$a_k = \frac{2}{T} \int_{-T/2}^{T/2} S(t) \cos(k\omega_1 t) dt, \quad b_k = \frac{2}{T} \int_{-T/2}^{T/2} S(t) \sin(k\omega_1 t) dt \quad (2.4)$$

Також із курсу математичного аналізу відомо, що використання усіченого ряду Фур'є, який містить тільки N перших членів замість нескінченної суми, призводить до наближеного представлення сигналу $s(t)$. Рисунок 2.1 ілюструє наближення періодичної послідовності прямокутних імпульсів і періодичного пилкоподібного сигналу за використання різної кількості членів ряду Фур'є N [8].




Рисунок 2.1 – Наближення сигналів усіченим рядом Фур'є:

а - прямокутних імпульсів; б - пилкоподібного сигналу

2.2 Методи частотного синтезу сигналів

Терміном «синтезатор частоти» позначають електронний пристрій, здатний із коливання (частіше синусоїдальної форми) опорної частоти одержати один або кілька сигналів з іншими частотами, відмінними від опорної частоти. Здійснювати синтез можна або некогерентним, або когерентним методом [1, 2].

Некогерентний метод полягає в тому, що кілька коливань опорних частот від незалежних джерел використовуються для отримання великої кількості коливань на виході синтезатора з частотами, відмінними від частот опорних коливань. Метод отримав назву «прямий аналоговий синтез частоти».

Когерентний метод передбачає наявність тільки одного джерела опорного коливання, з якого, за допомогою різних прийомів, отримують на виході синтезатора велику кількість коливань із частотами, відмінними від частоти опорного коливання. При цьому розрізняють [12]:

1. Непрямий аналоговий синтез на основі фазового підстроювання частоти (ФАПЧ) або (Phase Locked Loop - PLL), коли вихідний сигнал отримують за допомогою генератора керованої напругою (ГКН) або (Voltage Controlled Oscillator - VCO), який охоплений петлею фазового автопідстроювання;

2. Прямий цифровий синтез (ПЦС) або (Direct Digital Synthesis - DDS), коли вихідний сигнал синтезується цифровими методами;

3. Гібридний метод, що являє собою комбінацію методів, описаних вище.

Кожен із цих методів синтезу частот має переваги та недоліки. Тому для кожного конкретного додатка потрібно робити вибір, заснований на найбільш прийнятній комбінації компромісів.

До основних параметрів, що характеризують якість вихідного сигналу синтезатора частоти, незалежно від його принципу дії, відносять: стабільність частоти; чистоту спектра (рівень побічних гармонік і рівень шуму); діапазон перебудови за частотою; швидкість перебудови за частотою; частотну роздільну здатність; можливість здійснення різних видів модуляції; нерозривність фази вихідного сигналу під час перебудови та інші.

2.2.1 Прямий аналоговий синтез частоти

Як вже згадувалося вище, цей метод є некогерентним. Це означає, що фаза вихідного сигналу і фази коливань опорних генераторів перебувають у випадковому, а не в дрібно-раціональному співвідношенні. Структурну схему синтезатора прямого аналогового синтезу показано на рис. 2.2 [13].




Рисунок 2.2 – Структурна схема прямого аналогового синтезатора

Цей метод називають прямим, оскільки відсутній процес корекції помилки [15]. У цьому разі якість вихідного сигналу безпосередньо пов'язана з якістю опорного сигналу може бути високим. На рівні з цим, рівень фазового шуму може бути достатньо малий, а швидкість перебудови за частотою визначається швидкістю спрацьовування перемикача і може бути дуже великою. Оскільки генератори не вимикаються під час переходу з однієї частоти на іншу, то в будь-який момент можна повернутися на попередню частоту і продовжувати роботу в тій самій фазі, як і в тому разі, якби переходу не було взагалі. Цей ефект називають «фазовою пам'яттю». Для переналаштування за частотою використовується перемикаємий банк опорних генераторів (на рис. 2.2 це G1 - G6). Однак метод прийнятний для синтезаторів сигналів з невеликою кількістю каналів синтезу. Тому для забезпечення широких можливостей з перебудови частоти потрібно багато опорних генераторів, що є досить дорогим рішенням. Використовуючи дільники частоти (структура змішувач/фільтр/подільник),

можна зменшити кількість необхідних опорних генераторів, хоча і в цьому разі можливості з перебудови залишаться більш ніж скромними.

2.2.2 Непрямий синтез частоти на основі фазового автопідстроювання

Метод непрямого синтезу частоти на основі фазового автопідстроювання (PLL) належить до когерентних методів і використовує принцип порівняння частоти вихідного сигналу з сигналом опорного генератора. Джерелом вихідного сигналу в цьому разі слугує генератор, керований напругою (ГКН) або (VCO) в англomовній аббревіатурі. Структурна схема такого синтезатора показана на рис. 2.3 [16, 17].




Рисунок 2.3 – Структурна синтезатора частоти на основі ФАПЧ

Генератор являє собою пристрій замкнутого типу з від'ємним зворотним зв'язком, у якому безперервно порівнюються два сигнали з частотами f_{c1} і f_{c2} . Сигнал із частотою f_{c1} отримано діленням сигналу опорного генератора f_{clk} на N . Сигнал із частотою f_{c2} отримано діленням частоти вихідного сигналу ГКН f_{out} на M . У разі відхилення частоти f_{c2} від частоти f_{c1} фазовий детектор виробляє сигнал помилки зі зворотним знаком, який після фільтрації надходить на ГКН і відновлює рівність $f_{c1} = f_{c2}$.

Дільники мають цілочисельні коефіцієнти ділення, тому крок сітки визначається частотою порівняння. Іншими словами, синтезатор множить частоту опорного генератора в N/M разів. Коефіцієнти ділення N і M можуть задаватися мікроконтролером, хоча на практиці змінюють тільки M , оскільки це не тягне за собою зміну частоти порівняння. До недоліків синтезатора слід

віднести порівняно високий рівень фазових шумів, джерелом яких є фазовий детектор, а також неможливість швидкого перемикавання частоти.

2.2.3 Прямий цифровий синтез

Прямий цифровий синтез (ПЦС) або в англomовній аббревіатурі (Direct Digital Synthesis - DDS) - відносно новий метод синтезу частоти, що з'явився на початку 70-х років минулого століття [12]. Останнім часом DDS приділяється пильна увага. Поява дешевих мікросхем повних DDS і зручних засобів розроблення робить їх сьогодні привабливими для різних сфер застосування. DDS унікальні своєю цифровою визначеністю: сигнал, що генерується ними, синтезується з властивою цифровим системам точністю. Частота, амплітуда і фаза сигналу в будь-який момент часу точно відомі і підконтрольні. DDS практично не схильні до температурного дрейфу і старіння. Єдиним елементом, який має властиві аналоговим схемам нестабільності є ЦАП. Усе це є причиною того, що останнім часом DDS витісняють звичайні аналогові синтезатори частот. Основні переваги DDS:

- цифрове управління частотою і фазою вихідного сигналу;
- дуже висока роздільна здатність за частотою і фазою;
- екстремально швидкий перехід на іншу частоту (або фазу), перебудова за частотою без розриву фази, без викидів та інших аномалій, пов'язаних із часом встановлення;
- архітектура заснована на DDS, зважаючи на дуже малий крок перебудови за частотою, виключає необхідність застосування точного підстроювання опорної частоти, а також забезпечує можливість параметричної температурної компенсації;
- цифровий інтерфейс легко дає змогу реалізувати мікроконтролерне керування;
- для квадратурних синтезаторів є DDS з I і Q виходами, які працюють узгоджено.

Частотна роздільна здатність DDS становить соті, і навіть тисячні частки герца за вихідної частоти порядку десятків мегагерц. Така роздільна здатність недосяжна для інших методів синтезу. Іншою характерною особливістю DDS є дуже висока швидкість переходу на іншу частоту. Синтезатори на основі PLL використовують зворотний зв'язок і фільтрацію сигналу помилки, що уповільнює процес перебудови частоти. Для DDS швидкість перебудови обмежена практично тільки швидкодією цифрового керуючого інтерфейсу. Всі перебудови за частотою відбуваються у DDS без розриву фази вихідного сигналу. Оскільки вихідний сигнал синтезується в цифровому вигляді, дуже просто здійснити модуляцію різних видів. Параметри синтезатора частоти дуже важливі для апаратури зв'язку. Будучи серцем системи налаштування, синтезатор здебільшого визначає споживчі властивості конкретного апарата. Як з технічного, так і з економічного боку, DDS задовольняє більшості критеріїв ідеального синтезатора частоти: простий, високоінтегрований, малих габаритів. Додатково, багато параметрів DDS програмно-керовані, що дає змогу додати в пристрій нові можливості. Сучасні DDS використовують субмікронну CMOS-технологію, 3-х вольтову логіку, мініатюрні корпуси. Одночасно постійно зменшується ціна. Усе це робить DDS дуже перспективними приладами.

Із процесом дискретизації та цифро-аналогового перетворення, який має місце в DDS, пов'язані й деякі обмеження: максимальна вихідна частота не може бути вищою за половину тактової (на практиці вона ще менша). Це обмежує сфери застосування DDS на HF і частину VHF діапазону:

- окремі побічні компоненти на виході DDS можуть бути значно більшими, ніж у інших видів синтезу. Спектральна чистота вихідного сигналу DDS сильно залежить від якості ЦАП;

- споживана DDS потужність практично прямо пропорційна тактовій частоті і може досягати сотень міліватів. При великих тактових частотах DDS можуть виявитися непридатними для пристроїв із батарейним живленням.

2.3 Структура DDS

Метод прямого цифрового синтезу ґрунтується на використанні цифрової обробки даних для формування вихідного сигналу з частотою і фазою, що перебудовуються, із сигналу фіксованої опорної частоти (тактового сигналу) f_c [12]. В архітектурі DDS опорна частота (частота системного тактового сигналу) піддається діленню на масштабувальний коефіцієнт, що визначається програмованим двійковим словом налаштування. Говорячи простою мовою, синтезатор DDS перетворює послідовність імпульсів тактового сигналу на аналогове коливання, як правило, синусоїдальної, трикутної або прямокутної форми. Як показано на рис. 2.4 основними частинами синтезатора є: фазовий акумулятор, що формує число, відповідне фазовому куту вихідного коливання; перетворювач фази на цифровий код, що формує миттєве значення цифрового коду амплітуди, яке відповідає фазовому куту; цифро-аналоговий перетворювач (ЦАП), що перетворює цей цифровий код на відповідний дискретний рівень аналогового сигналу [12].




Рисунок 2.4 – Функціональна блок-схема системи DDS

У разі синусоїдальних вихідних сигналів перетворювач фази в цифровий код зазвичай являє собою таблицю значень синуса (рис. 2.5). Фазовий акумулятор здійснює підсумовування поточного значення з величиною N для формування частоти, яка пов'язана з f_c

$$f_{out} = \frac{N}{2^M} \cdot f_c$$

де M - роздільна здатність слова налаштування (24-48 біт); N - кількість імпульсів частоти f_C , що відповідає приросту вихідного значення фазового акумулятора.

Оскільки зміна N призводить до миттєвої зміни частоти і фази вихідного сигналу, архітектура, за визначенням, не дає розривів фази, що є критичною вимогою для багатьох завдань. Крім того, на відміну від аналогових систем, таких як системи фазового автопідстроювання частоти (ФАПЧ), синтезатор DDS не потребує часу на стабілізацію контуру.




Рисунок 2.5 – Типова архітектура синтезатора DDS та етапи перетворення сигналу

ЦАП зазвичай являє собою високоякісну схему, спроектовану спеціально для роботи з ядром DDS (фазовий акумулятор і перетворювач фази в амплітуду). У більшості випадків комбінацію ЦАП і ядра DDS, яка часто реалізується на одному кристалі, називають повнофункціональним DDS. На практиці інтегральні мікросхеми (ІМС) синтезаторів DDS часто містять набір інтегрованих регістрів, за допомогою яких реалізують різні схеми частотної та фазової модуляції. Вміст регістра фази, якщо він присутній, додається до результату на виході фазового акумулятора. Це дає змогу затримувати вихідний синусоїдальний сигнал за фазою відповідно до записаного слова налаштування фази. Ця функція вкрай корисна для систем зв'язку з фазовою модуляцією. Кількість біт у слові налаштування фази, а отже, і роздільна здатність затримки за фазою визначаються роздільною здатністю схеми суматора. Інтеграція ядра

DDS і ЦАП в одному пристрої має свої переваги й недоліки, однак незалежно від того, інтегрований ЦАП чи ні, він має формувати аналоговий сигнал високої якості з винятковою чистотою спектра. ЦАП перетворює цифровий синусоїдальний вихідний сигнал ядра DDS в аналогове синусоїдальне коливання і може мати несиметричний або диференціальний вихід. Деякими з ключових вимог, що висуваються до ЦАП, є малий фазовий шум, попередній вільний від побічних складових динамічний діапазон у широкій і вузькій смузі, а також мале енергоспоживання. Якщо ЦАП є зовнішнім компонентом, то він повинен мати достатню швидкодію для роботи з вихідним цифровим сигналом ядра DDS, тому в цьому разі зазвичай використовують ЦАП із зовнішнім портом.

2.4 Напрямки використання DDS

Спочатку технологію DDS застосовували винятково в радіолокаційних і військових системах, проте деякі вдосконалення в характеристиках компонентів (підвищення продуктивності, скорочення вартості та габаритів) зробили її дуже популярною в задачах модуляції та кодування даних.

2.4.1 Двійкова частотна маніпуляція

Двійкова частотна маніпуляція (Binary Frequency Shift Keying, BFSK, або просто FSK) - це одна з найпростіших форм кодування даних. При ній дані (двійкова одиниця (посилка) і двійковий нуль (пауза)) передаються безперервною несучою з двома можливими дискретними значеннями частоти. Двійкові одиниця і нуль представляються двома різними значеннями частоти f_0 і f_1 відповідно. Така схема кодування легко може бути реалізована за допомогою синтезатора DDS. Для цього необхідно змінювати слово налаштування частоти DDS, що визначає значення вихідних частот, таким чином, щоб залежно від потоку нулів і одиниць, який необхідно передати, синтезатор генерував сигнал відповідної частоти [12].




Рисунок 2.6 – Реалізація модуляції FSK за допомогою сигналу вибору слова налаштування у синтезаторах DDS AD9834 або AD9838

Щонайменше у двох представників сімейства повнофункціональних синтезаторів DDS компанії Analog Devices (AD9834 і AD9838) користувач має можливість запрограмувати два бажаних значення слова налаштування частоти у внутрішні регістри ІМС і вибирати регістр, що містить необхідне слово налаштування, за допомогою окремого виводу FSELECT (рис. 2.6). Фазова маніпуляція (Phase Shift Keying, PSK) - це ще одна проста форма кодування даних. Під час фазової маніпуляції частота несучої залишається постійною, а інформацію передають за допомогою зміни фази сигналу, що передається. Існує кілька варіантів PSK. У найпростішому способі, який зазвичай називається двоїчною фазовою маніпуляцією (Binary PSK, BPSK), використовуються тільки два значення фази сигналу: 0° (логічна одиниця) і 180° (логічний нуль). Стан кожного біта визначається станом попереднього біта. Якщо фаза коливання не змінюється, то значення двійкового сигналу залишається колишнім (високим або низьким). Якщо фаза коливання змінюється на 180° (тобто на протилежну), то значення двійкового сигналу теж змінюється (з низького у високе або з високого в низьке). Фазову маніпуляцію можна легко реалізувати за допомогою ІМС синтезаторів DDS, оскільки більшість їх має окремий регістр (регістр фази), призначений для завантаження значення фази. Це значення додається до фази несучої і не впливає на її частоту. Зміна вмісту регістра фази призводить до модуляції фази несучої, даючи змогу формувати сигнал із фазовою

маніпуляцією. У завданнях, де потрібна модуляція з високою швидкістю, можуть бути застосовані ІМС AD9834 і AD9838. Вони мають по два регістри фази і вивід PSELECT, за допомогою якого можна перемикатися між двома попередньо завантаженими в регістри значеннями фази.

2.4.2 Формування квадратурних сигналів

Формування квадратурних сигналів за допомогою декількох модуляторів DDS, що працюють у синхронному режимі. У багатьох завданнях потрібне формування двох або більше синусоїдальних або прямокутних коливань з відомим фазовим співвідношенням. Популярним прикладом є модуляція з використанням синфазного і квадратурного сигналів (квадратурна модуляція) - метод, за якого інформацію передають двома модульованими сигналами несучої, що мають фази 0 і 90° . Для формування вихідних сигналів з керованим фазовим співвідношенням можуть бути використані дві ІМС синтезаторів DDS, що працюють від одного джерела тактового сигналу. На рис. 2.7 ІМС AD9834 програмується за допомогою одного опорного тактового сигналу і використовують загальний сигнал RESET для встановлення внутрішньої логіки у відомий стан [12].




Рисунок 2.7 – Синхронізація двох синтезаторів DDS

Ця схема дає змогу легко реалізувати квадратурну модуляцію. Скидання має бути ініційоване після ввімкнення живлення і до передавання будь-яких даних у синтезатор DDS. Після скидання вихідний сигнал синтезатора DDS

набуває відомої фази, яку можна використовувати як опорну під час синхронізації кількох синтезаторів. Виконуючи одночасне завантаження нових даних у кілька синтезаторів, можна підтримувати їхні вихідні сигнали когерентними або задавати передбачуваний відносний зсув фази між синтезаторами за допомогою регістрів зсуву фази. Синтезатори DDS сімейства AD983x мають розрядність слова керування фазою 12 біт, що відповідає ефективній роздільній здатності $0,1^\circ$.

2.4.3 Функціональний аналіз електричних кіл

У багатьох галузях електроніки, наприклад у вимірювальній техніці та оптичних системах зв'язку, необхідний збір і аналіз сигналів ланцюгів. Зазвичай для цих цілей потрібне збудження ланцюга або системи з сигналом певної частоти з відомими амплітудою і фазою та аналіз характеристик отриманого при проходженні через систему відгуку на сигнал, що збуджує. Зібрана інформація про відгук використовується для визначення ключових характеристик системи. Діапазон застосування такого тестування кіл (рис. 2.8) може бути досить широким і охоплює себе завдання визначення цілісності кабелів, біомедичні вимірювання та системи вимірювання швидкості потоку [12].




Рисунок 2.8 – Типова архітектура аналізу кіл із використанням тестових сигналів певної частоти.

Там, де базовою вимогою є формування сигналів з певною частотою та порівняння фази та амплітуди відгуку (відгуків) на вихідний сигнал, де потрібно

збудження системи сигналами в діапазоні частот або необхідні тестові сигнали з різними фазовими співвідношеннями (наприклад, у системах із квадратурною модуляцією), можуть бути дуже корисні ІМС синтезаторів прямого цифрового синтезу, які дають змогу витончено і просто здійснювати цифрове програмне керування частотою і фазою сигналів збудження.

Виходячи з усіх перерахованих вище методів і технічних вимог розроблюваного пристрою, найбільш підходящим для вирішення завдання є розробка функціонального генератора на основі спеціалізованої мікросхеми DDS, т.к. це рішення забезпечує найбільш точне налаштування частоти, стабільну амплітуду та форму вихідного сигналу, а також забезпечує генерацію різних сигналів. До того ж, сучасні мікросхеми DDS, що підходять під технічні характеристики, коштують порівняно недорого.

3 РОЗРОБКА ГЕНЕРАТОР ПЕРІОДИЧНИХ СИГНАЛІ НА ОСНОВІ ПРЯМОГО ЦИФРОВОГО СИНТЕЗУ

У цьому розділі розглянуто основні питання проектування пристрою, описано етапи проектування та наведено основні розрахунки та результати.

В якості пристрою керування нашим майбутнім генератором сигналів використаємо цифровий пристрій, а саме контролер.

3.1 Вибір контролера

У сучасному швидкоплинному світі, де інновації та технологічний прогрес відіграють ключову роль, важливо розуміти, що без управління всім цим різноманіттям технічних процесів і виробничих систем неможливо забезпечити ефективність і успішне функціонування [18]. Контролери стають незамінними інструментами, що дають змогу контролювати, регулювати й оптимізувати різні технічні процеси. Контролери дають змогу стежити за станом і продуктивністю різних процесів, їхня основна функція завжди одна - забезпечення коректних параметрів роботи системи. У них укладені знання та алгоритми, які необхідні для прийняття правильних рішень і контролю за параметрами технологічних процесів. Керування технічними засобами вимагає дотримання певних правил і норм, а контролери є своєрідними регуляторами, що забезпечують дотримання цих вимог. Вони дають змогу досягти бажаного рівня якості, ефективності та надійності технічних процесів. Тому контролери є невід'ємною частиною сучасної технічної сфери, де важливою вимогою є скорочення часу та ресурсів для отримання оптимального результату. Оскільки проектуємий генератор являє собою цифровий пристрій доцільним стає використання цифрового програмуемого контролера.

На сьогодні, відповідно до наших вимог є можливим вибрати у якості пристрою керування генератором можливо вибрати центральний процесорний модуль (central processing unit – CPU), графічний процесорний модуль (graphics processing unit – GPU), програмуємий логічний модуль (field-programmable gate

array – FPGA) або апаратний програмний модуль (application-specific integrated circuit – ASIC) [19].

CPU. У широкому сенсі процесор - це пристрій, який виконує обчислювальні та логічні операції з даними. Він універсальний, на ньому можна запустити будь-який алгоритм, він найгнучкіший, і використовувати його найлегше завдяки величезній кількості мов програмування і середовищ розробки. При цьому через універсальність і послідовне виконання інструкцій CPU знижується продуктивність і підвищується енергоспоживання схеми. Відбувається це тому, що на кожен корисну арифметичну операцію CPU здійснює багато додаткових операцій, пов'язаних із читанням інструкцій, переміщенням даних між регістрами і кешем, та інші.

ASIC. На цій платформі необхідний алгоритм реалізується апаратно завдяки прямому з'єднанню транзисторів, усі операції пов'язані тільки з виконанням алгоритму і немає жодної можливості змінити його. Звідси максимальна продуктивність і найменше енергоспоживання платформи. А ось перепрограмувати ASIC неможливо.

GPU. Спочатку ці мікросхеми були розроблені для обробки графіки, але зараз використовуються і для обчислень загального призначення. Вони складаються з тисяч невеликих обчислювальних ядер і виконують паралельні операції над масивом даних. Якщо алгоритм можна розпаралелити, то на GPU вийде домогтися значного прискорення порівняно з CPU. З іншого боку, послідовні алгоритми будуть реалізовуватися гірше, тому платформа виявляється менш гнучкою, ніж CPU. Також для розробки під GPU треба мати спеціальні навички, знати OpenCL або CUDA.

FPGA. Ця платформа поєднує ефективність ASIC із можливістю змінювати програму. ПЛІС не універсальні, але існує клас алгоритмів і завдань, які на них показуватимуть кращу продуктивність, ніж на CPU і навіть GPU. Складність розробки під FPGA вища, проте нові засоби розробки роблять цей розрив меншим. Вирішальна ж перевага FPGA - це здатність обробляти дані в темпі їх надходження з мінімальною затримкою реакції. Як приклад можеш уявити

розумний мережевий маршрутизатор із великою кількістю портів: під час надходження пакета Ethernet на один із його портів необхідно перевірити безліч правил, перш ніж вибрати вихідний порт. Можливо, знадобиться зміна деяких полів пакета або додавання нових. Використання FPGA дає змогу розв'язувати це завдання миттєво: байти пакета ще тільки почали надходити в мікросхему з мережевого інтерфейсу, а його заголовок уже аналізується. Використання процесорів тут може істотно уповільнити швидкість обробки мережевого трафіку. Зрозуміло, що для маршрутизаторів можна зробити замовну мікросхему ASIC, яка працюватиме найефективніше, але що, коли правила обробки пакетів мають змінюватися? Досягти необхідної гнучкості в поєднанні з високою продуктивністю допоможе тільки FPGA. Таким чином, FPGA використовуються там, де потрібна висока продуктивність обробки даних, найменший час реакції, а також низьке енергоспоживання.

Перший чіп FPGA, створений Xilinx 1985 року, містив лише 64 CLB. У той час інтеграція транзисторів на мікросхемах була набагато нижчою, ніж зараз, і в цифрових пристроях часто використовували мікросхеми «розсипної логіки». Були окремо мікросхеми регістрів, лічильників, мультиплексорів, помножувачів. Під конкретний пристрій створювалася своя друкована плата, на якій встановлювалися ці мікросхеми низької інтеграції.

Використання FPGA дало змогу відмовитися від такого підходу. Навіть FPGA на 64 CLB значно економить місце на друкованій платі, а доступність реконфігурації додала можливість оновлювати функціональність пристроїв вже після виготовлення під час експлуатації [19]. За рахунок того, що всередині FPGA можна створити будь-яку апаратну цифрову схему (головне, щоб вистачило ресурсів), одне з можливих застосувань ПЛІС - це прототипування мікросхем ASIC. Розробка ASIC дуже складна і витратна, ціна помилки дуже висока, і питання тестування логіки критичне. Тому одним з етапів розробки ще до початку роботи над фізичною топологією схеми стало її прототипування на одному або декількох кристалах FPGA. Однак, існують цікавіші застосування ПЛІС. Гнучка структура FPGA дає змогу реалізовувати апаратні схеми для

високошвидкісного та паралельного опрацювання даних із можливістю змінити алгоритм.

Як відомо з другого розділу, покоління синтезаторів частот із ФАПЧ мають суттєві обмеження на формування сигналів зі швидким перебудуванням частоти. Сучасні методи синтезу, включно із застосуванням комбінації програмованих користувачем вентиляльних матриць FPGA з реалізованим усередині ядром DDS і готовим зовнішнім цифроаналоговим перетворювачем (ЦАП) дають змогу подолати ці обмеження, проте мають і свої слабкі сторони.

До недоліків подібних схем можна віднести: збільшення потужності, споживаної компонентами та інтерфейсними схемами; збільшення вартості та габаритів; додаткові непродуктивні витрати програмних, апаратних ресурсів і ресурсів пам'яті. Так, наприклад, для формування вихідного сигналу з частотою 10 МГц і динамічним діапазоном 60 дБ за допомогою ядер DDS у сучасних мікросхемах FPGA потрібно до 72 кбайт пам'яті. Крім того, від розробника потрібне гарне знання архітектури і тонких можливостей оптимізації окремих показників ядра DDS. Швидкий розвиток технології КМОП, а також сучасних методів проектування цифрових схем і поліпшених топологій ЦАП дав змогу технології DDS на сьогодні досягти рівнів споживання потужності, спектральних характеристик і вартості, які раніше були недосяжними.

Незважаючи на те, що готові повнофункціональні синтезатори DDS ніколи не зможуть зрівнятися за продуктивністю та рівнем гнучкості з комбінаціями високоякісних ЦАП і FPGA, виграш у габаритах, вартості та енергоспоживанні, а також простота застосування роблять їх привабливими в багатьох завданнях. Варто також зазначити, що формування сигналу в цифровому вигляді всередині синтезатора DDS дає змогу спростити архітектуру деяких рішень або забезпечити можливість цифрового програмування параметрів сигналу. Для ілюстрації функцій і принципу дії синтезаторів DDS зазвичай використовують синусоїдальний сигнал, проте сучасні ІМС синтезаторів DDS можуть з легкістю генерувати трикутні або прямокутні (тактові) вихідні сигнали. У першому випадку це позбавляє від необхідності в таблиці перетворення, а в другому

випадку - від застосування ЦАП, оскільки достатньо точно інтегрувати в мікросхемі простий, але точний компаратор.

Враховуючи вище наведене зупинимося на де якій середині, яка дозволить нам використати всі гнучкі переваги FPGA та простоту використання повнофункціональних синтезаторів DDS. Для цього у якості елемента керування використаємо програмовану логічну мікросхему, а у якості пристрою прямого синтезу сигналів мікросхему DDS.

3.2 Структурна схема пристрою

Враховуючи вимоги вказані в технічному завданні задамося структурою проектуемого генератора періодичних сигналів на основі прямого цифрового синтезу та виділимо основні структурні блоки пристрою (рис. 2.1):




Рисунок 3.1 – Структурна схема пристрою, що розробляється

КП – керуючий пристрій, виконує функцію керуючого інтерфейсу, здійснює перетворення сигналів, прийнятих від ПК у команди управління мікросхемами, також зберігає дані калібрування.

DDS – мікросхема прямого цифрового синтезу, що відповідає за видачу сигналу заданої форми та частоти;

ДАС – цифроаналоговий перетворювач для отримання аналогової форми синтезованих сигналів. Додатково дозволяє змінювати амплітуду вихідного сигналу.

3.3 Вибір компонентної бази

Друковані плати є основою більшості електронних пристроїв. При їхньому створенні ми повинні вибрати правильний тип компонентів друкованої плати, щоб домогтися бажаної продуктивності. Вибір компонентної бази проводиться на основі функціональної схеми з урахуванням викладених у ТЗ умов і вимог. Експлуатаційна надійність компонентної бази здебільшого визначається правильним вибором типу елементів під час проектування та під час використання в режимах, що не перевищують гранично допустимі [8].

Для правильного вибору типу компонентів необхідно на основі вимог щодо встановлення, зокрема кліматичних, механічних та інших впливів, проаналізувати умови роботи кожного елемента та визначити:

- експлуатаційні фактори (інтервал робочих температур, відносну вологість довкілля, атмосферний тиск, механічні навантаження та ін.);
- значення параметрів та їхні дозволені зміни в процесі експлуатації (номінальне значення, допуск, опір ізоляції, шуми, вид функціональної характеристики та ін.);
- дозволені режими і робочі електричні навантаження (потужність, напруга, частота, параметри імпульсного режиму та ін.);
- показники надійності, довговічності та терміну збереження.

Критерієм вибору в пристрої електро-радіокомпонентів є відповідність їх технологічних та експлуатаційних характеристик заданим умовам роботи та експлуатації.

3.3.1 Програмований генератор сигналів

Основним елементом у схемі генератора є мікросхема DDS, основою вибору конкретної моделі якої стали технічні вимоги до цього проекту, а саме:

1. Максимальна частота щонайменше 1 МГц.
2. Мале споживання потужності у зв'язку з підключенням до ПК через USB.
3. Можливість генерації синусоїдального, трикутного та прямокутного сигналів.

З даних вимог і з погляду мінімальної вартості було обрано мікросхема фірми Analog Devices AD9837 [20].

AD9837 - це малопотужний програмований генератор сигналів, здатний генерувати синусоїдальні, трикутні і прямокутної форми періодичних сигналів. Функціональна схема представлена на рис. 3.2.




Рисунок 3.2 – Функціональна схема програмованого генератора сигналів

Вихідна частота і фаза має можливість програмно змінюватися, що дозволяє легко налаштовувати їх. Частотні регістри мають ширину 28 біт: з тактовою частотою 16 МГц. Це дозволяє досягти роздільної здатності 0,06 Гц; при тактовій частоті 5 МГц AD9837 може бути налаштований на 0,02 Гц. Шина вхідних даних являє собою 3-провідний послідовний інтерфейс. Цей послідовний інтерфейс працює на тактовій частоті до 40 МГц і

сумісний зі стандартами DSP і мікроконтролерів. Пристрій працює з живленням від 2,3 В до 5,5 В. AD9837 має функцію відключення живлення (сплячий режим). Частини пристрою, які не використовуються, можуть бути вимкнутими для мінімізації струму споживання. Наприклад, ЦАП можна вимкнути коли формується тактовий сигнал. AD9837 випускається в 10-вивідному корпусі LFCSP_WD.

Технічні характеристики мікросхеми представлені таблиці 3.1.

Таблиця 3.1 – Основні технічні характеристики AD9837

Тип інтерфейсу	SPI
Розрядність частоти	28 біт
Розрядність ЦАП	12 біт
Потужність	8.5мВт
Максимальна робоча частота	16 МГц

Синусоїдальні хвилі зазвичай розглядаються з точки зору їхньої амплітудної форми: $a(t) = \sin(\omega t)$. Однак синусоїдальні хвилі є нелінійними і їх нелегко згенерувати, окрім як за допомогою кусково-лінійної апроксимації. З іншого боку, кутова складова має лінійну природу, тобто фазовий кут повертається на фіксований кут за кожен одиницю часу. Кутова швидкість залежить від частоти сигналу за традиційним законом $\omega = 2\pi f$. Знаючи, що фаза синусоїдального сигналу є лінійною, і маючи інтервал відліку (тактовий період), поворот фази за цей період можна визначити наступним чином: $\Delta Phase = \omega \Delta t$. Розв'язуючи для ω , $\omega = \Delta Phase / \Delta t = 2\pi f$. Розв'язуючи відносно f і підставляючи опорну тактову частоту для опорного періоду ($1/f_{MCLK} = \Delta t$), $f = \Delta Phase \times f_{MCLK} / 2\pi$. AD9837 формує вихід на основі цього простого рівняння. А проста мікросхема DDS може реалізувати це рівняння за допомогою трьох основних підсхемами (див. рис. 3.2): генератор з числовим програмним керуванням (NCO) плюс модулятор, SIN ROM і цифро-аналоговий перетворювач (ЦАП). AD9837 формує дискретизований сигнал на виході відповідно до теореми дискретизації Найквіста. Зокрема, його вихідний спектр містить основну і комплексну компоненту (зображення), які виникають на частотах, кратних опорній тактовій

частоті і вибраній вихідній частоті. Графічне представлення дискретизованого спектра з аліасними зображеннями показано на рис. 3.3 [20].




Рисунок 3.3 – Вихідний спектр сигналу AD9837

Зовнішня фільтрація необхідна, якщо вищі гармоніки знаходяться в межах смуги пропускання нашого пристрою.

AD9837 - це повністю інтегрована мікросхема прямого цифрового синтезу (DDS). Мікросхема потребує опорного тактового генератора і розділових конденсаторів, щоб забезпечити цифрову генерацію синусоїдальних сигналів з частотою до 8 МГц. На додаток до генерації цього радіочастотного сигналу, мікросхема повністю здатна до широкого спектру простих і складних схем модуляції. Ці схеми модуляції повністю реалізовані в цифровій області, що дозволяє точно і просто реалізувати складні алгоритми модуляції з використанням методів DSP.

Внутрішня схема AD9837 складається з наступних основних секцій (рис. 3.2): генератор з числовим програмним управлінням (NCO), частотний і фазовий модулятори, SIN ROM, цифро-аналоговий перетворювач і регулятор.

AD9837 складається з двох регістрів вибору частоти, фазового акумулятора, двох регістрів фазового зсуву і суматора фазового зсуву. Основним компонентом NCO є 28-розрядний фазовий акумулятор. Сигнали безперервного часу мають діапазон фази від 0 до 2π . Поза цим діапазоном синусоїдальні функції періодично повторюються. Цифрова реалізація нічим не відрізняється. Накопичувач просто масштабує діапазон фазових чисел у багаторозрядне

цифрове слово. Фазовий акумулятор в AD9837 реалізовано за допомогою 28 біт. Тому в AD9837 $2\pi = 2^{28}$. Аналогічно, член ΔPhase масштабується в цьому діапазоні чисел: $0 < \Delta\text{Phase} < 2^{28} - 1$.

Вхід до фазового накопичувача може бути обраний з регістра FREQ0 або FREQ1 і контролюється бітом FSEL в регістрі керування. NCO генерують безперервні фазові сигнали, що дозволяє уникнути розриву вихідного сигналу при перемиканні між частотами. Після NCO можна додати фазовий зсув для виконання фазової модуляції за допомогою 12-бітових фазових регістрів. Вміст одного з цих фазових регістрів додається до MSB NCO. AD9837 має два фазових регістри; їх роздільна здатність становить $2\pi/4096$.

Щоб зробити вихід з NCO корисним, він повинен бути перетворений з фазової інформації в синусоїдальне значення. Оскільки інформація про фазу відображається безпосередньо в амплітуду, SIN ROM використовує цифрову інформацію про фазу як адресу до таблиці пошуку і перетворює інформацію про фазу в амплітуду. Хоч NCO містить 28-розрядний фазовий акумулятор, вихідний сигнал NCO усікається до 12 біт. Використання повної роздільної здатності фазового акумулятора є непрактичним і непотрібним, оскільки для цього потрібна таблиця пошуку на 228 записів. Необхідно лише мати достатню роздільну здатність за фазою, щоб помилки через усічення були меншими за роздільну здатність 10-розрядного ЦАП. Тому SIN ROM повинен мати на два біти фазової роздільної здатності більше, ніж 10-розрядний ЦАП. SIN ROM вмикається за допомогою біта MODE (біт D1) в регістрі керування.

AD9837 містить високоімпедансний 10-розрядний цифро-аналоговий перетворювач (DAC) з джерелом струму. ЦАП отримує цифрові слова з SIN ROM і перетворює їх у відповідні аналогові напруги. ЦАП налаштовано на односторонній режим роботи. Зовнішній навантажувальний резистор не потрібен, оскільки пристрій має вбудований резистор 200 Ом. ЦАП генерує типову вихідну напругу 0,6 В р-р.

Регулятор VDD забезпечує живлення, необхідне для аналогової і цифрової частин AD9837. Ця напруга може мати значення від 2,3 В до 5,5 В. Внутрішня

цифрова частина AD9837 працює при напрузі 2,5 В. Вбудований регулятор знижує напругу, що подається на VDD, до 2,5 В. Коли напруга на виводі VDD AD9837 менше або дорівнює 2,7 В, виводи CAP/2,5 В і VDD слід з'єднати разом, щоб обійти вбудований стабілізатор.

Вихідний сигнал мікросхеми однополярний з амплітудою ~330 мВ. Для досягнення значень, заявлених у ТЗ, необхідно використовувати перетворювач рівня, розрахунок якого буде наведено нижче.

3.3.2 Програмована інтегральна логіка

Як пристрій керування (КП) було обрано мікросхему FPGA 10M02SCE144C8G фірми Intel [21]. Використання мікросхеми FPGA дозволяє вносити зміни та покращення в апаратну частину проекту на будь-якій стадії проектування, також спрощується розведення друкованої плати за рахунок відсутності прив'язки до конкретних ніг мікросхеми.

Пристрої Intel® MAX® 10M02SCE144C8G - це однокристальні енергонезалежні недорогі програмовані логічні схеми для інтеграції оптимального набору системних компонентів. Основні особливості пристроїв Intel MAX 10 включають в себе: внутрішня флеш-пам'ять з подвійною конфігурацією, експлуатаційна флеш-пам'ять, миттєва підтримка, вбудовані аналого-цифрові перетворювачі, підтримка однокристальних процесорів Nios II з м'яким ядром. Пристрої Intel MAX 10M02SCE144C8G є ідеальним рішенням для управління системою, розширення вводу/виводу, управління комунікаційними площинами, промислових, автомобільних і споживчих додатків.

Структура логічних елементів та блоків логічних матриць (LAB) зображена на рис. 3.4. LAB складається з 16 логічних елементів (LE) та блоку керування LAB. LE – це найменша логічна одиниця в архітектурі пристроїв Intel MAX 10. Кожен LE має чотири входи, таблицю пошуку з чотирма входами (LUT), регістр і вихідну логіку. Чотиривходовий LUT – це генератор функцій, який може реалізувати будь-яку функцію з чотирма змінними [21].



Пристрої Intel MAX 10 підтримують до 144 вбудованих блоків множників. Кожен блок підтримує один окремий множник 18×18 біт або два окремі множники 9×9 біт. Завдяки поєднанню ресурсів на кристалі та зовнішніх інтерфейсів в пристроях Intel MAX 10 з'являється можливість створювати DSP-системи з високою продуктивністю, низькою вартістю системи та низьким енергоспоживанням. Можливо використовувати пристрій Intel MAX 10 самостійно або в якості співпроцесора пристрою ЦОС, щоб покращити співвідношення ціни та продуктивності DSP-систем. Керувати роботою вбудованих блоків множників можна за допомогою наступних опції [22]:

- Параметризувати відповідні ядра IP за допомогою редактора параметрів Intel Quartus Prime
 - Виводити множники безпосередньо за допомогою VHDL або Verilog HDL
- Можливості системного проектування:

- DSP IP ядра: поширені функції обробки DSP, такі як кінцева імпульсна характеристика (FIR), швидке перетворення Фур'є (FFT) і функції генератора з числовим програмним керуванням (NCO); набори поширених функцій обробки відео та зображень

- Повні еталонні проекти для кінцевих застосувань

- DSP Builder for Intel FPGAs - інструмент інтерфейсу між програмним забезпеченням Intel Quartus Prime та середовищами проектування MathWorks Simulink і MATLAB

- Набори для розробки DSP

Структура вбудованої пам'яті складається з колонок блоків пам'яті M9K. Кожен блок пам'яті M9K забезпечує 9 Кб пам'яті на кристалі, здатної працювати на частоті до 284 МГц. Структура вбудованої пам'яті складається з колонок блоків пам'яті M9K. Блоки пам'яті можна каскадувати, утворюючи ширші або глибші логічні структури. Блоки пам'яті M9K можна конфігурувати як ОЗП, буфери FIFO або ПЗП. Блоки пам'яті пристроїв Intel MAX 10 оптимізовані для таких застосувань, як високопродуктивна обробка пакетів, вбудовані процесорні програми та вбудовані сховища даних.

Пристрої Intel MAX 10 пропонують наступні ресурси: мережі глобального тактового генератора (GCLK) і фазові петлі (PLL) з вбудованим генератором 116-МГц. Підтримується до 20 мереж глобального тактового генератора (GCLK) з робочою частотою до 450 МГц. Мережі GCLK мають високу стабільність роботи і низький перекид. PLL забезпечують надійне керування та синтез тактової частоти для керування тактовою частотою пристрою, зовнішнім керуванням тактовою частотою системи керування тактовою частотою пристрою, зовнішнім системним тактовим генератором та синхронізацією інтерфейсів вводу/виводу. Висока точність і низький рівень джиттера PLL забезпечує наступні можливості: зменшення кількості необхідних генераторів на платі; зменшення кількості виводів тактової частоти пристрою за рахунок багаторазового синтезу тактової частоти з одного джерела опорного тактового сигналу; синтез частоти; вирівнювання тактової частоти на кристалі;

послаблення джиттера; динамічний фазовий зсув; буфер нульової затримки; реконфігурація лічильника; реконфігурація смуги пропускання; програмований вихідний робочий цикл; каскадування PLL; перемикання опорного тактового генератора; керування блоком АЦП.

Буфери вводу/виводу Intel MAX 10 підтримують ряд програмованих функцій. Ці функції підвищують гнучкість використання вводу/виводу і є альтернативою для зменшити використання зовнішніх дискретних компонентів, таких як підтягуючий резистор і PCI затискний діод PCI.

Пристрої Intel MAX 10 з двома джерелами живлення оснащені інтерфейсом зовнішньої пам'яті, який використовує елементи вводу/виводу на правій стороні пристроїв разом з UniPHY IP. За допомогою цього рішення можна створювати інтерфейси зовнішньої пам'яті для 16-бітної пам'яті SDRAM з кодуванням з корекцією помилок (ECC).

3.3.3 Перемножуючий цифро-аналоговий перетворювач

Для управління амплітудою вихідного сигналу доцільно застосувати перемножуючий ЦАП. Зокрема, в даній роботі був вибраний ЦАП фірми Analog Devices AD5543 [23]. Це прецизійні 16-/14-розрядні малогабаритні цифро-аналогові перетворювачі з низьким енергоспоживанням, струмовим виходом і малим форм-фактором. Вони призначені для роботи від одного джерела живлення 5 В з ± 10 В з опорною напругою, що помножується. Зовнішній опорний сигнал VREF визначає повномасштабний вихідний струм. Внутрішній резистор зворотного зв'язку зворотного зв'язку (RFB) полегшує роботу R-2R і відстеження температури при перетворенні напруги в поєднанні із зовнішнім операційним підсилювачем. Послідовний інтерфейс даних пропонує високошвидкісні 3-провідні входи, сумісні з мікроконтролерами, використовуючи послідовний даних (SDI), тактовий генератор (CLK) і вибір мікросхеми (CS) (Рис 3.5).




Рисунок 3.5 – Функціональна схема AD5543

Як вже зауважувалося в архітектурі ЦАП використовується струмопровідна сходи́нка з R-2R конструкцією. ЦАП містить узгоджувальний резистор зворотного зв'язку для використання з зовнішнім операційним підсилювачем (див. рис.3.6).




Рисунок 3.6 – Конфігурування вихідної напруги

За допомогою клем R_{FB} і I_{OUT} підключеними до виходу операційного підсилювача і вузла інвертування відповідно, точний вихід напруги може бути досягнутий наступним чином:

$$V_{OUT} = -V_{REF} \times D / 65,536 \text{ (AD5543)}$$

$$V_{OUT} = -V_{REF} \times D / 16,384 \text{ (AD5553)}$$

Полярність вихідної напруги, при цьому, протилежна до полярності V_{REF} для опорних напруг постійного струму. Ці ЦАП призначені для роботи з від'ємною або позитивною опорною напругою. Вивід живлення V_{DD} використовується лише внутрішньою логікою для керування увімкненням і вимкненням перемикачів ЦАП. ЦАП також призначений для роботи з опорними

сигналами змінного струму. AD5543 підтримує входні опорні напруги в діапазоні від -12 В до +12 В. Опорна напруга має постійний номінальний входний опір 5 кОм, $\pm 30\%$. Вихід ЦАП (I_{OUT}) є кодозалежним і формує різні опори та ємності. Вибір зовнішнього підсилювача повинен враховувати зміну імпедансу, що генерується AD5543 на інвертуючому вході підсилювача. Опір зворотного зв'язку, паралельно з опором сходів ЦАП, домінує над шумом вихідної напруги. Щоб зберегти хороші аналогові характеристики, шунтування джерела живлення керамічними конденсаторами від 0,01 мкФ до 0,1 мкФ або 0,01 мкФ до 0,1 мкФ керамічних або мікросхемних конденсаторів паралельно з танталовим конденсатором ємністю 1 мкФ.

3.3.4 USB інтерфейс

Для зв'язку пристрою з ПК по ТЗ передбачається використання інтерфейсу USB. Даний інтерфейс має досить високу складність, до того ж, пристрої, що реалізують даний інтерфейс повинні пройти сертифікацію, що коштує чималих грошей. У зв'язку з цим для зв'язку КП і ПК буде використана спеціалізована мікросхема FT245RL [24]. Це двонаправлений однокристальний інтерфейс USB з паралельним FIFO. Весь протокол USB обробляється на одній мікросхемі. Не потрібно програмування спеціальної прошивки для USB. Повністю інтегрований 1024-бітний EEPROM для зберігання дескрипторів пристроїв і конфігурації вводу/виводу FIFO. Інтегрований генератор тактових імпульсів, що виключає потребу у зовнішньому генераторі. Швидкість передачі даних до 1 Мбайт/с. 128-байтний буфер прийому і 256-байтний буфер передачі з використанням технології згладжування буфера для забезпечення високої пропускної здатності. Функціональна схема FT245RL зображена на рис. 3.7.

Безоплатні драйвери FTDI Virtual Com Port (VCP) і Direct (D2XX) драйвери усувають необхідність розробки драйверів USB у більшості випадків. Конфігуровані контакти інтерфейсу вводу/виводу FIFO. Синхронний та асинхронний бітовий режим роботи. Пристрій поставляється попередньо запрограмованим з унікальним серійним номером USB. Підтримує конфігурації

з живленням від шини, автономним живленням і високою потужністю конфігурації USB з живленням від шини. Вбудований перетворювач рівня +3,3В для вводу/виводу USB. Вбудований перетворювач рівня на інтерфейсі FIFO для підключення до зовнішньої логіки, що працює в діапазоні +1,8 В і +5 В. Справжній вихід 5В/3,3В/2,8В/1,8В для CMOS-накопичувачів і вхід TTL. Має можливість налаштування потужності виводів вводу/виводу. Інтегрована схема увімкнення-скидання живлення. Високо якісна, вбудована фільтрація живлення AVCC. +3,3 В (з використанням зовнішнього генератора) до +5,25 В (з використанням внутрішнього генератора). Робота від одного джерела живлення. Низький робочий струм і струм очікування USB. Низьке споживання пропускну здатності USB. Сумісність з хост-контролерами UHCI/OHCI/EHCI. Сумісність з хост-контролерами UHCI/OHCI/EHCI. Сумісність з повношвидкісним інтерфейсом USB 2.0. Розширений діапазон робочих температур від -40°C до 85°C.




Рисунок 3.7 – Функціональна схема USB-FIFO інтерфейсу [24]

Внутрішній EEPROM (рис. 3.7) в FT245R використовується для зберігання ідентифікатора виробника USB (VID), ідентифікатора продукту (PID), серійний номер пристрою, рядок опису продукту та інші дескриптори конфігурації USB. FT245R постачається з попередньо запрограмованим внутрішнім EEPROM, як

описано в розділі 8. Зона користувача внутрішнього EEPROM доступна розробникам системи для зберігання додаткових даних. Дескриптори внутрішнього EEPROM можуть бути запрограмовані по колу, через USB без будь-якої додаткової напруги. Його можна запрограмувати за допомогою утиліт FTDI під назвою MPROG і FT_PROG.

Регулятор +3.3V LDO генерує опорну напругу +3.3V для керування вихідними буферами комірок USB-трансивера. Для цього потрібно підключити зовнішній розділовий конденсатор до виводу 3V3OUT регулятора. Він також забезпечує живлення +3,3 В на внутрішній підтягуючий резистор 1,5 кОм на USBDP. Основною функцією LDO є живлення USB-трансивера і елементів генератора скидання а не для живлення зовнішньої логіки. Однак його можна використовувати для живлення зовнішніх схем, що вимагають +3,3 В номінального живлення з максимальним струмом 50 мА.

Комірка USB-приймача забезпечує повношвидкісний фізичний інтерфейс USB 1.1 / USB 2.0 до USB-кабелю. Вихідні драйвери забезпечують сигналізацію керування швидкістю обертання на рівні +3,3 В, в той час як диференціальний вхідний приймач і два несиметричних вхідних приймача забезпечують передачу даних по USB в режимі Single-Ended-0 (SE0) і USB скидання умов виявлення відповідно. Ця функція також включає в себе внутрішні послідовно з'єднані резистори USB резистори на лініях передачі даних USB і підтягуючий резистор 1,5 кОм на USBDP.

USB DPLL фіксує вхідні дані NRZI USB і генерує відновлені сигнали синхронізації і сигнали даних для блоку послідовного інтерфейсу (SIE).

Внутрішній генератор 12 МГц генерує опорний тактовий сигнал 12 МГц. Це забезпечує вхід для функції перемножувача тактової частоти x4. Генератор 12 МГц також використовується як опорний для блоків SIE, USB Protocol Engine і контролера FIFO.

Перемножувач, подільник тактової частоти приймає вхідну частоту 12 МГц від функції внутрішнього генератора і генерує частоту 48 МГц. Тактова

частота 48 МГц використовується блоками USB DPLL і блоками генератора швидкості передачі даних.

Движок послідовного інтерфейсу (SIE) виконує перетворення паралельного в послідовний і послідовне в паралельне перетворення даних USB. Відповідно до специфікації USB 2.0, він виконує додавання/видалення бітів і генерацію CRC5/CRC16. Він також перевіряє CRC на потоці даних USB потоку даних USB.

Движок протоколу USB керує потоком даних, що надходять від пристрою USB-контролера. Він обробляє низькорівневі запити протоколу USB, згенеровані хост-контролером USB, а також команди для керування функціональними параметрами FIFO відповідно до специфікації USB 2.0

Дані, що надсилаються від хост-контролера USB до FIFO через кінцевий пристрій USB data OUT зберігаються у буфері FIFO RX (128 байт) (приймання) і вилучаються з буфера шляхом зчитування вмісту FIFO за допомогою виводу RD#. (Rx відносно інтерфейсу USB). Дані, записані в FIFO за допомогою виводу WR, зберігаються в буфері FIFO TX (256 байт) (передача). Контролер USB-хоста видаляє дані з буфера FIFO TX, надсилаючи USB запит на отримання даних від кінцевого пристрою з входом даних IN. (Tx відносно інтерфейсу USB).

Контролер FIFO з програмованим накопичувачем. FIFO-контролер управляє передачею даних між буферами FIFO RX, FIFO TX і зовнішніми виводами інтерфейсу FIFO (D0 - D7). Крім того, сигнали FIFO мають конфігуровану високу потужність приводу, яка налаштовується в EEPROM.

Інтегрована комірка генератора скидання забезпечує надійне скидання внутрішніх схем пристрою при вмиканні живлення. Вхідний вивід RESET# дозволяє зовнішньому пристрою скидати FT245R. RESET# можна прив'язати до V_{CC} або залишити непідключеним, якщо він не використовується.

3.3.5 Блок додаткового живлення

Блок додаткового живлення має опорну напругу USB порта, тобто 5 В. Застосовуючи мікросхеми стабілізаторів і перетворювачів напруг, отримані

додатково опорні напруги живлення $+5$, $+3.3$, ± 15 В. Схемні реалізації мікросхем опорної напруги зображені на загальній принциповій схемі генератора.

Для отримання напруги живлення ± 15 В використаний DC-DC конвертор AM2D-Z потужність 2Вт [25]. Його схема включення представлена на рис. 3.8.




Рисунок 3.8 – Принципова схема DC-DC конвертора

Для отримання високо стабілізованої напруги живлення $+3$ В використаний стабілізатор напруги ADP3338, який належить до сімейства прецизійних стабілізаторів напруги з низьким падінням напруги (LDO), що працюють за технологією any CAP [26]. ADP3338 працює в діапазоні вхідної напруги від $2,7$ В до 8 В і забезпечує струм навантаження до 1 А. ADP3338 відрізняється від звичайних LDO новою архітектурою і вдосконаленим технологічним процесом, що забезпечує переваги в продуктивності і вищий вихідний струм, ніж у конкурентів. Напруга падіння ADP3338 становить лише 190 мВ (типова) при 1 А. Пристрій також має захисне обмеження струму і захист від теплового перевантаження.

Стабілізатор використовує єдиний контур керування для функцій регулювання та порівняння. Вихідна напруга вимірюється резистивним дільником напруги, що складається з $R1$ і $R2$, який змінюється для забезпечення доступного варіанту вихідної напруги. Зворотний зв'язок з цієї мережі через послідовний діод (D1) і другий резистивний дільник ($R3$ і $R4$) подається на вхід підсилювача.

Для керування цим контуром використовується підсилювач помилки з дуже високим коефіцієнтом підсилення. Підсилювач сконструйовано таким

чином, що в стані рівноваги на вході створюється велика, пропорційна температурі напруга зміщення, яка повторюється і дуже добре контролюється. Напруга зміщення, пропорційна температурі, поєднується з додатковою напругою на діоді, утворюючи віртуальну напругу забороненої зони, яка присутня в мережі, хоча вона ніколи не з'являється в схемі явно. Зрештою, ця запатентована конструкція дає змогу керувати контуром за допомогою лише одного підсилювача. Ця технологія також покращує шумові характеристики підсилювача, забезпечуючи більшу гнучкість у виборі джерел шуму, що призводить до низького рівня шуму.

Дільник $R1, R2$ вибирається в тому ж співвідношенні, що і напруга смуги пропускання до вихідної напруги. Хоча резисторний дільник $R1, R2$ навантажений діодом $D1$ і другим дільником, що складається з $R3$ і $R4$, їх значення можуть бути підібрані таким чином, щоб отримати температурно-стабільний вихід. Ця унікальна схема спеціально коригує навантаження дільника, таким чином уникаючи помилки, що виникає внаслідок навантаження базовим струмом у звичайних схемах.




Рисунок 3.9 – Функціональна схема стабілізатора ADP3338(a);
принципова схема стабілізатора на його основі (б)

Для отримання з 5В напруги живлення 3.3В використаємо понижуючий DC-DC перетворювач з низьким струмом спокою ADP2108 [27]. Для повного рішення потрібно лише три мініатюрні зовнішні компоненти. Він використовує запатентовану високошвидкісну схему керування струмом з ШІМ постійної частоти для відмінної стабільності та перехідної характеристики. Для

забезпечення тривалої роботи від батареї в портативних пристроях, ADP2108 має режим енергозбереження, який знижує частоту перемикання при невеликому навантаженні.

ADP2108 працює при вхідній напрузі від 2,3 В до 5,5 В, що дозволяє використовувати USB та інші стандартні джерела живлення. Максимальний струм навантаження 600 мА досяжний у всьому діапазоні вхідної напруги. ADP2108 доступний з фіксованою вихідною напругою 3,3 В, 3,0 В, 2,5 В, 2,3 В, 1,82 В, 1,8 В, 1,5 В, 1,3 В, 1,2 В, 1,1 В і 1,0 В. Всі версії мають внутрішній перемикач живлення і синхронний випрямляч для мінімальної кількості зовнішніх компонентів і високої ефективності. ADP2108 має внутрішній м'який пуск і внутрішню компенсацію. Під час логічно керованого вимкнення вхід від'єднується від виходу і ADP2108 споживає менше 1 мкА від джерела живлення.

ADP2108 працює з архітектурою ШІМ з фіксованою частотою при середніх і високих навантаженнях, що забезпечує високу ефективність, але при малих навантаженнях переходить на енергозберігаючу схему керування для зменшення втрат потужності при регулюванні (див. рис. 3.10 а). При роботі в режимі енергозбереження при малих навантаженнях вихідна напруга регулюється з більш високим рівнем пульсацій. Протягом частини цього часу перетворювач може припинити перемикання і перейти в режим очікування, що підвищує ефективність перетворення. У режимі ШІМ ADP2108 працює на фіксованій частоті 3 МГц, встановленій внутрішнім генератором. На початку кожного циклу генератора вмикається P_{FET} -перемикач, який подає позитивну напругу на котушку індуктивності. Струм в котушці індуктивності зростає, поки сигнал датчика струму не перетне піковий поріг струму індуктивності, який вимикає P_{FET} -перемикач і вмикає синхронний випрямляч N_{FET} . На індуктор подається від'ємна напруга, внаслідок чого струм індуктора зменшується. Синхронний випрямляч залишається увімкненим до кінця циклу. ADP2108 регулює вихідну напругу, змінюючи поріг пікового струму індуктивності [27].




Рисунок 3.10 – Функціональна понижуючого DC-DC перетворювача з ADP2108(а); принципова схема на його основі (б)

ADP2108 плавно переходить в режим енергозбереження, коли струм навантаження знижується нижче порогового значення струму режиму енергозбереження. Коли ADP2108 переходить в режим енергозбереження, індукується зсув рівня ШІМ-регулювання, що призводить до зростання вихідної напруги. Коли вихідна напруга досягає рівня, що приблизно на 1,5% перевищує рівень ШІМ-регулювання, робота ШІМ вимикається. У цей момент обидва вимикачі живлення вимикаються, і ADP2108 переходить у режим очікування. C_{OUT} розряджається до тих пір, поки напруга V_{OUT} не впаде до напруги ШІМ-регулювання, після чого пристрій керує індуктором, щоб змусити V_{OUT} знову піднятися до верхнього порогу. Цей процес повторюється доти, доки струм навантаження є нижчим за порогове значення струму режиму енергозбереження.

ADP2108 починає роботу з м'яким стартом, коли вивід EN перемикається з логічного низького рівня на логічний високий. При замиканні виводу EN пристрій переходить в режим вимкнення, знижуючи струм вимкнення нижче 1 мкА.

ADP2108 має функцію відкидання частоти для запобігання вибігу вихідного струму при жорсткому короткому замиканні. Коли напруга на виводі зворотного зв'язку падає нижче половини заданої вихідної напруги, що вказує на

можливість жорсткого короткого замикання на виході, частота перемикання знижується до половини частоти внутрішнього генератора. Зменшення частоти перемикання дає більше часу для розряду котушки індуктивності, запобігаючи вибігу вихідного струму.

Якщо температура переходу ADP2108 піднімається вище 150°C , схема теплового відключення вимикає перетворювач. Екстремальні температури переходів можуть бути наслідком роботи на великому струмі, поганій конструкції плати або високої температури навколишнього середовища. Гістерезис 20°C включений таким чином, що коли відбувається теплове вимкнення, ADP2108 не повертається до роботи, поки температура на мікросхемі не впаде нижче 130°C . При виході з теплового вимкнення ініціюється м'який запуск.

Враховуючи вибрані компоненти, структурну схему (рис. 3.1) можна конкретизувати та доповнити (рисунок 3.11).




Рисунок 3.11 – Доповнена структурна генератора сигналі на основі DSS

3.4 Розрахунок елементів принципової схеми перетворювача рівня

Наявність перетворювача рівня в принциповій схемі генератора сигналів на основі прямого цифрового синтезу була обґрунтована в підрозділі 3.3.1. Цей блок необхідний, щоб перетворити вихідний сигнал мікросхеми DDS (0 - 660 мВ) у вхідний сигнал ЦАП (± 10 В), таким чином він вирішує два основних завдання: перетворення однополярного сигналу 0 мВ – 660 мВ на двополярний сигнал ± 330 мВ; посилення сигналу ± 330 мВ до рівня ± 10 В.

Для вирішення даних завдань підходить схема з використанням розподільного конденсатора та операційного підсилювача (рис. 3.12).




Рисунок 3.12 – Перетворювач рівня

В інвертуючому підсилювачі залежність вихідного сигналу від вхідного описується наступною формулою:

$$U_2 = -U \cdot \frac{R_2}{R_1} \quad (3.1)$$

Припустимо, що $R_2 = 100 \text{ кОм}$, тоді, з урахуванням формули 3.1 отримаємо

$$R_1 = \frac{U_1}{U_2} \cdot R_2 = \frac{0.33}{10} \cdot 100000 = 3.3 \text{ кОм}$$

Конденсатор C_1 та резистор R_1 утворюють ФВЧ, його параметри описуються виразом:

$$f = \frac{1}{2\pi RC} \quad (3.2)$$

де, f – частота зрізу фільтра, Гц ; R – опір резистора, Ом ; C – ємність конденсатора, Ф .

Виходячи з виразу 3.2 та технічного завдання отримуємо ємність конденсатора C_1 :

$$C_1 = 1/(2\pi R_1 f) = 4.5 \text{ мкФ}$$

Для роботи генератора без спотворень по всьому проміжку робочих частот необхідно, щоб АЧХ була постійною. Для досягнення цього, зазвичай, у практичних цілях номінал елементів, розрахований по зрізу, збільшують у 10 – 20 разів. Відповідно, С1 приймемо рівним 45мкФ.

У якості операційного підсилювача використаємо мікросхему AD823 [28]. Це подвійний прецизійний вхідний операційний підсилювач на JFET-транзисторах з частотою 16 МГц який може працювати від одного джерела живлення від 3,0 В до 36 В або від двох джерел живлення від $\pm 1,5$ В до ± 18 В. Вихідна напруга коливається в межах 50 мВ на кожній шині для $I_{OUT} \leq 100$ мкА, забезпечуючи видатний динамічний діапазон вихідної напруги. Максимальна напруга зміщення 800 мкВ, дрейф напруги зміщення 2 мкВ/°С, вхідні струми зсуву нижче 25 нА і низький рівень шуму вхідної напруги забезпечують точність постійного струму при імпедансі джерела до гігаом. Він забезпечує смугу пропускання 16 МГц на рівні -3 дБ. AD823 управляє прямим ємнісним навантаженням до 500 пФ в якості послідовного і забезпечує вихідний струм 15 мА, 0,5 В від шини живлення. Це дозволяє підсилювачу працювати в широкому діапазоні навантажень.

Розраховані значення і працездатність схеми перевіримо за допомогою симулятора LTspice [7].






Рисунок 3.13 – Схема у редакторі LTspice

Після побудови схеми (рис 3.13) за допомогою часового аналізу переконаємося, що ми отримуємо правильну залежність вихідного сигналу від вхідного (рис, 3.14).



а)



б)

Рисунок 3.14 – Перетворювач рівня AD823 :

а) вхідний сигнал; б) вихідний сигнал

За допомогою частотного аналізу схеми (рис. 3.15) переконаємося у правильності роботи блоку по всьому діапазоні робочих частот. За графіком видно, що АЧХ мало змінюється на проміжку від 10Гц до 1МГц, що підтверджує правильність проведених розрахунків та вибору відповідної елементної бази. Також можна помітити, що ФЧХ на проміжку змінюється практично лінійно, отже схема не вносить значних фазових спотворень.




Рисунок 3.15 – АЧХ (лінія подвоєної товщини) та ФЧХ розрахованої схеми перетворювача рівня на ІМС AD823

3.5 Розробка схеми електричної принципової

В якості САПР для розробки електричної принципової схеми було обрано Altium Designer. Основні елементи схеми були обговорені раніше і показані на структурній схемі (рис. 3.11). Крім них, важливими елементами схеми є: вхідний роз'єм (USB type B); вихідний роз'єм (BNC); роз'єм для прошивки керуючого пристрою (JTAG); кварцовий генератор; стабілізатори живлення; підвищуючий DC/DC перетворювач вихідного сигналу; блокувальні конденсатори. На основі цих елементів складено принципову схему генератора сигналів на основі прямого цифрового синтезу (рис. 3.16).




Рисунок 3.16 – Схема електрична принципова генератора сигналів на основі DSS

3.6 Система команд

У процесі роботи пристрій повинен розуміти, що від нього хоче користувач. Отже, кожній дії повинна зіставлятися зрозуміла для пристрою команда. Перелічимо всі можливі дії, котрим необхідно виділити окрему команду: зміна частоти вихідного сигналу; зміна форми вихідного сигналу; зміна амплітуди вихідного сигналу; запис калібрувальних даних; читання калібрувальних даних. Дана кількість команд мінімально може кодуватись з використанням 3-х біт інформації. При цьому слідом за командою слідує дані (амплітуда, частота або калібрувальні дані), адреса (для запису та читання калібрувальних даних) або код форми сигналу. Визначимо формат цих даних.

Для зміни амплітуди в мікросхемі AD5543 використовується 16-бітний регістр. Це також визначає формат калібрувальних даних - достатньо використовувати 32 - бітний тип *float*. Кількість калібрувальних даних, з урахуванням лінійного характеру зміни амплітуди, не перевищує 2 значень на кожен форму сигналу, отже, для кодування адреси необхідно використання трьох біт інформації. Частота записується на 28 – бітний регістр.

Для кодування форми сигналу (3 різних форми) достатньо використовувати 2 біти. Виходячи з вищепереліченого можемо визначити формат команди, що найбільше підходить для всіх ситуацій, а також підходящий для пересилання пакетами розміром 1 байт (рис. 3.17).

Код команди	Адреса або код форми сигналу	Дані (де це необхідно)
39	36 35	32 31 0

Рисунок 3.17 – Формат команди

Так як для кодування дії потрібно 3 біти, старший біт у коді команди не використовується. Задамо йому одиничне значення для всіх команд. Кодовані команди вказані у таблиці 3.2. Усі коди наведені у шістнадцятковій системі

числення, при описі команд використані заповнювачі: r – адреса калібрувальних даних, p – форма сигналу, d – дані.

Таблиця 3.2 – Система команд

Дія	Команда, Hex	Пояснення
Зміна частоти вихідного сигналу	800ddddddd	28 біт даних слідує за провідними нулями після байта команди
Зміна форми вихідного сигналу	9p	Дані в команді не використовуються $p = 0$ - Сінус $p = 1$ - Трикутник $p = 2$ - Меандр
Зміна амплітуди вихідного сигналу	A0000dddd	16 біт даних слідує за провідними нулями після байта команди
Запис калібрувальних даних	Brddddddd	r (0 - 14) – Адреси для калібрувальних даних
Читання калібрувальних даних	Cr (запит) Crddddddd (відповідь)	Значення параметра r див. у рядку Запис калібрувальних даних. У відповідь на запит пристрій надсилає відповідь у тому ж форматі, але з даними

3.7 Структура блоку керування пристроєм

Як зазначалося раніше (підрозділі 3.3.2), у якості керуючого пристрою обрано мікросхему FPGA MAX 10 фірми Intel [29]. Опис пристрою виконується мовою Verilog за допомогою структурного підходу. Підхід передбачає проектування пристрою за допомогою розбиття на модулі. Розроблений пристрій має структуру, представлену рисунку 3.18. Розглянемо призначення кожного модуля докладніше:

1. *MAIN FSM* – кінцевий автомат, що сполучає та організує роботу всіх інших модулів системи;
2. *SPI* – модуль виведення даних за інтерфейсом SPI, саме через нього відбувається керування периферійними пристроями;
3. *FTDI* – модуль введення-виведення інформації з мікросхеми FT245RL, здійснює зв'язок пристрою керування та ПК;
4. *AvalonMM FSM* – кінцевий автомат, що реалізує інтерфейс Avalon MM. Необхідний для запису та читання інформації з внутрішньої *flash* пам'яті;




Рисунок 3.18 – Структура блоку керування

5. *PLL* – стандартний блок фазового автопідстроювання частоти. Видає всі необхідні для роботи частоти [8];

6. *Altera OnChipMemory* – модуль, що забезпечує роботу із внутрішньою flash пам'яттю [9].

Програмна оболонка, що розробляється, повинна виступати в ролі керуючого інтерфейсу. Його основною задачею є прийом даних від користувача, перетворення їх у формат, описаний у розділі 3.5 та пересилання їх на пристрій генерування. Для користувача повинен бути розроблений інтуїтивно зрозумілий програмний віконний інтерфейс, що забезпечує зручну роботу з пристроєм.

Для розробки функцій керування пристроєм було обрано мову Сі. Функції, написані мовою Сі можуть бути використані в програмах, написаних і іншими мовами (Java, C++, C# і т.д.), що робить його універсальним інструментом для розробки базових функцій. Таким чином розробка інтерфейсу велася мовою C++ з використанням бібліотеки QT.

3.8 Макетування плати генератора сигналів

Розведення друкованої плати повинно проводитись відповідно до технологічних можливостей виробництва. Для цього були сформовані правила в редакторі РСВ САПР Altium Designer які відображені на рис. 3.19.




Рисунок 3.19 – Основні правила у САПР Altium Designer

Розведення проводилося на двохшаровій платі, на верхньому шарі розміщені всі елементи та з'єднання, на нижньому шарі розміщений полігон землі.

Середовище проектування дозволяє візуально оцінити майбутній пристрій за допомогою перегляду моделі 3D (рис. 3.20). В основному візуальний аналіз дозволяє визначити правильність нанесеної шовкографії, а також розташування навісних елементів.




Рисунок 3.20 – 3D візуалізація плати генератора

3.9 Трасування плати генератора сигналів

Для формальної перевірки на відповідність всім заданим правилам існує інструмент Design Rule Check (Перевірка правил проектування). Звіт про роботу інструменту видає кількість порушень правил, і навіть докладне повідомлення кожного з них. За наявності порушень слід виправити і після цього повторити процес перевірки. У кінцевому варіанті розведення плати генератора сигналів помилок не виявлено. По завершенню розведення та перевірки плати були сформовані слої печатні і складальне креслення для збирання (рис. 3.21, 3.22).




Рисунок 3.21 – Трасування друкованої плати : а) верхній слой; б) нижній слой




Рисунок 3.22 – Виготовлення пристрою: а) складальне креслення;
б) готовий зразок

3.10 Програмне забезпечення

Відповідно до технічного завдання генератор сигналів повинен мати цифровий інтерфейс для керування його роботою за допомогою персонального комп'ютера. Відповідно до цього було розроблено інтерфейс користувача програми для роботи з яким потрібно: комп'ютер під керуванням операційної системи Windows 10; вільний USB-порт для підключення пристрою; USB-кабель АМ-ВМ.

Інтерфейс програми складається з одного основного вікна, на якому доступні всі необхідні функції керування пристроєм. Для отримання додаткової інформації користувача використовуються модальні вікна. Головне вікно програми показано рис. 3.23а.




Рисунок 3.23 – Програмна оболонка: а) вікно головної програми;
б) вікно налаштування USB виходу.

За допомогою головного вікна можна управляти частотою (рядок для введення значення та повзунковий елемент для плавної зміни частоти), керувати амплітудою (аналогічний блоку керування частотою), вибирати форму сигналу на виході генератора (3 кнопки перемикавання можливих форм сигналу).

Можливі кілька варіантів запуску системи:

1. Спочатку пристрій підключається до ПК за допомогою кабелю USB, а потім запускається програма.

2. Спочатку запускається програма, потім підключається пристрій.

У першому випадку необхідно встромити кабель USB у відповідний роз'єм на пристрої, і переконатися, що загорівся світлодіод на корпусі. Потім, подвійним кліком по іконці, необхідно запустити додаток. інтерфейс користувача. У разі першого запуску необхідно виконати початкове налаштування, про яке буде написано нижче. Якщо пристрій вже підключався до цього ПК, додаткових налаштувань не потрібно і можна починати роботу, про що свідчить активний інтерфейс користувача. У другому випадку необхідно виконати ідентичні дії, але у зворотному порядку.

При першому підключенні пристрою до ПК необхідно настроїти підключення та відкалібрувати пристрій. Щоб налаштувати підключення, натисніть у меню Установки → Пристрій. У модальному вікні (рис. 3.22 б) потрібно вибрати пристрій. Якщо в списку немає бажаного пристрою, закрийте модальне вікно, натиснувши кнопку Cancel, перевірте, чи підключено пристрій до комп'ютера, і знову відкрийте вікно Пристрій.

Після вибору пристрою, якщо цей пристрій ще не використовувався, з'явиться попередження про необхідність виконати калібрування. Для кожного пристрою калібрування необхідно виконати лише один раз, калібрувальні дані потім зберігаються на внутрішній flash пам'яті пристрою. Для калібрування натисніть у меню Установки → Калібрування. Потім, послідовно введіть виміряні будь-яким можливим способом значення рівня вихідного сигналу в те, що з'явилося модальне вікно. Після завершення калібрування ви отримаєте відповідне повідомлення. Після виконання цих кроків пристрій повністю готовий до використання.

За допомогою застосунку користувач може керувати вихідним сигналом пристрою – встановлювати частоту, амплітуду та форму вихідного сигналу.

Щоб встановити частоту або амплітуду у відповідних блоках програми, введіть потрібне значення в поле введення з клавіатури та натисніть кнопку «Застосувати» або клавішу Enter. Також можна встановити вихідне значення за допомогою повзунка. Перетягніть елемент у потрібне положення, і вибране значення буде автоматично надіслано на пристрій. Щоб встановити форму вихідного сигналу у відповідному блоці потрібно натиснути певну кнопку. При цьому поточна активна форма вихідного сигналу виділена зеленим кольором (рис. 3.22 а).

3.11 Тестування генератора сигналів

З метою перевірки працездатності розробленого генератора сигналів було проведено його програмно-апаратне тестування. Результати роботи представлені на рис. 3.24.




Рисунок 3.24 – Приклади роботи: а) синусоїдальний сигнал; б) генерація прямокутних імпульсів; в) генерація трикутних імпульсів

4 ОХОРОНА ПРАЦІ

Забезпечення безпеки праці передбачає застосування інноваційних технологічних процесів та налагоджену організацію виробництва. Ключовими елементами є специфіка роботи, організація трудових процесів, професійна спеціалізація працівників, раціональний розподіл робочого часу та часу відпочинку, дотримання трудової дисципліни та створення сприятливого психологічного клімату в колективі. Не менш важливим є забезпечення оптимальних санітарно-побутових умов праці. Врахування медичних протипоказань до залучення працівників до певних технологічних операцій є обов'язковою умовою створення безпечного робочого середовища. Це зумовлено тим, що деякі працівники, з огляду на стан їхнього здоров'я, не можуть виконувати певні види робіт через ризик погіршення самопочуття або виникнення нещасних випадків [30].

На розробника генератора періодичних сигналів на основі прямого цифрового синтезу, відповідно до Державних санітарних норм та правил «Гігієнічна класифікація праці за показниками шкідливості та небезпечності факторів виробничого середовища, важкості та напруженості трудового процесу», могли мати вплив такі небезпечні та шкідливі виробничі фактори:

1. Фізичні: підвищена запиленість та загазованість повітря робочої зони; підвищена чи понижена температура повітря робочої зони; підвищений рівень шуму на робочому місці; підвищена чи понижена вологість повітря; підвищений рівень електромагнітного випромінювання; підвищена чи понижена іонізація повітря; недостатня освітленість робочої зони; відсутність чи нестача природного освітлення.

2. Психофізіологічні: статичне перевантаження; розумове перевантаження; емоційні перевантаження.

Відповідно до наведених факторів здійснюємо планування щодо безпечного виконання роботи.

4.1 Технічні рішення з безпечного виконання роботи

4.1.1 Обладнання приміщення та робочого місця

Робоче місце є основною складовою в системі розподілу та кооперації праці, забезпечуючи координацію та узгодження елементів виробничих, технологічних і трудових процесів. Дотримання вимог до організації робочого місця є фундаментом для забезпечення здоров'я, продуктивності та безпеки працівників. Неправильна поза під час роботи з комп'ютером може спричинити розвиток професійних захворювань, таких як остеохондроз (дегенеративні зміни міжхребцевих дисків), міопія (зниження гостроти зору) та порушення вегетативної нервової системи.

Забезпечення належної організації робочого місця досягається шляхом організації правильного освітлення (світло має бути спрямоване зліва або ззаду, щоб запобігти появі відблисків на екрані монітора), ергономічного розташування усіх засобів праці (робоче місце слід облаштувати таким чином, щоб працівник мав легкий доступ до всіх необхідних інструментів та матеріалів), використання адаптованих меблів, що дозволяє працівнику налаштувати комфортне для себе положення тіла та регулярного технічного обслуговування робочого місця.

Основні елементи робочого місця розробника [31, 32]:

- робочий стіл повинен бути зручним і регульованим по висоті. Висота робочої поверхні столу повинна відповідати росту працівника і забезпечувати йому правильне положення рук і плечей;
- стілець має бути ергономічним і регульованим по висоті, ширині і куту нахилу спинки;
- комп'ютерна техніка повинна бути встановлена на рівні очей працівника;
- допоміжне обладнання робочого місця може включати в себе підставки для паперів, клавіатури, монітора та інші пристрої, які допомагають працівнику організувати робочий процес.

Основні вимоги до робочого місця: висота робочої поверхні столу повинна бути в межах 72-75 см; висота спинки стільця повинна бути в межах 30-35 см; кут нахилу спинки стільця повинен бути в межах 100-110°; відстань між очима працівника і монітором повинна бути в межах 50-70 см; висота монітора повинна бути на рівні очей працівника або трохи нижче.

Проектування робочих місць, обладнаних відеотерміналами, є однією з ключових задач ергономіки. Робоче місце та взаємне розташування всіх його компонентів мають відповідати антропометричним, фізичним та психологічним потребам користувача. Основною робочою позою розробника є сидяча. Ефективна організація робочого місця передбачає логічний порядок і стабільність розміщення інструментів, обладнання та документації. Предмети, які використовуються найчастіше, повинні знаходитися в зоні безпосередньої досяжності робочого простору.

При організації роботи з комп'ютером для збереження здоров'я працівників, профілактики професійних захворювань та підтримання працездатності необхідно передбачати внутрішньозмінні регламентовані перерви для відпочинку. З метою зменшення негативного впливу монотонності рекомендується чергувати операції з опрацювання тексту і числовими даними, тобто змінювати зміст роботи. Для зниження нервово-емоційного напруження, втоми очей, покращення кровообігу головного мозку, подолання наслідків малорухливого способу життя та запобігання втомі доцільно використовувати перерви для виконання комплексу фізичних вправ.

4.1.2 Електробезпека приміщення

Електробезпека – це система організаційних і технічних заходів і засобів, що забезпечують захист людей від шкідливого та небезпечного впливу електричного струму, електричної дуги, статичної електрики і електромагнітного поля. У робочому приміщенні розміщено 3 комп'ютери, що живляться від мережі напругою 220 В. Згідно з класифікацією електробезпеки

НПАОП 40.1-1.32-01, дане приміщення належить до категорії приміщень без підвищеної небезпеки ураження електричним струмом для працівників.

Для попередження електротравм в приміщенні дотримуються таких заходів [33]:

1) струмоведучі елементи електроустаткування є ізольованими. Щоб захистити людей від електротравм, електропроводка та контакти повинні бути надійно ізольовані. Ізоляція повинна бути виконана з матеріалів, які мають високу електричну міцність і не руйнуються від впливу навколишнього середовища;

2) встановлено захисне заземлення. Захисне заземлення – це система заходів, яка дозволяє відвести електричний струм в землю в разі ураження людини. Захисне заземлення виконується за допомогою заземлювача, який є металевим предметом, що закопується в землю. Заземлювач повинен мати достатній контакт з землею, щоб забезпечити відведення електричного струму. В якості заземлювача можуть використовуватися природні заземлювачі, такі як металеві труби, арматура будівель, а також спеціальні заземлюючі пристрої;

3) регулярно проводиться інструктаж з питань електробезпеки. Мета інструктажу - ознайомити працівників з правилами електробезпеки, навчити їх правильно поводитися з електричними установками і запобігати нещасним випадкам. Інструктаж з питань електробезпеки повинен проводитися для всіх працівників, які працюють з електричним обладнанням;

4) суворе дотримання правил електробезпеки на робочих місцях. Працівники повинні чітко дотримуватися правил електробезпеки на робочих місцях. До цих правил відносяться заборона на користування пошкодженим електрообладнанням, заборона на використання електрообладнання в мокрих руках тощо;

5) проведення періодичних перевірок електрообладнання на відповідність вимогам безпеки. Перевірки проводяться фахівцями, які мають відповідну кваліфікацію.

4.2 Технічні рішення з гігієни праці та виробничої санітарії

4.2.1 Мікроклімат

Параметри мікроклімату можуть коливатися в значних межах, проте для забезпечення життєдіяльності людини ключовим є підтримання стабільної температури тіла завдяки терморегуляції – здатності організму контролювати тепловіддачу в навколишнє середовище. Основний принцип нормування мікроклімату полягає у створенні оптимальних умов для теплообміну між тілом людини та навколишнім середовищем. У приміщеннях, де використовується комп'ютерне обладнання, необхідно дотримуватися певних параметрів мікроклімату. Ці норми визначаються залежно від пори року, характеру роботи та особливостей виробничого приміщення [33].

Робота розробника генератора періодичних сигналів на основі прямого цифрового синтезу за енерговитратами відноситься до категорії 1а Нормується мікроклімат на робочому місці згідно ДСН 3.3.6.042-99 «Санітарні норми мікроклімату виробничих приміщень». Допустимі параметри мікроклімату для цієї категорії наведені в табл. 4.1.

Таблиця 4.1 – Параметри мікроклімату

Період року	Допустимі		
	t, °C	W, %	V, м/с
Теплий	22-28	55	0,1-0,2
Холодний	21-25	75	0,1

Для підтримання мікроклімату в приміщенні на рівні, що відповідає нормативним вимогам, використовується природна вентиляція. Загальна система опалення забезпечує необхідний температурний режим, а регулярне прибирання сприяє підтриманню оптимальної вологості повітря.

4.2.2 Склад повітря робочої зони

Якість повітря в робочій зоні має значний вплив на здоров'я працівників, потенційно спричиняючи різноманітні захворювання, включаючи респіраторні (кашель, астма, пневмонія), шкірні (дерматит, екзема), офтальмологічні

(кон'юнктивіт, кератит) та неврологічні (головний біль, запаморочення, безсоння) розлади. У приміщенні, де виконується робота, можлива присутність таких шкідливих речовин у повітрі, як пи́л, озон та вуглекислий газ, джерелом яких є офісна техніка. Пил потрапляє до приміщення з зовнішнього середовища. Гранично допустимі концентрації (ГДК) цих шкідливих речовин, відповідно до ДСН 3.3.6.042-99 [34], наведені в таблиці 4.2.

Таблиця 4.2 – ГДК шкідливих речовин у повітрі

Назва речовини	ГДК, мг/м ³		Клас небезпечності
	Максимально разова	Середньо добова	
Пил нетоксичний	10	4	4
Озон	0,16	0,03	4
Вуглекислий газ	3	1	4

Параметри іонного складу повітря на робочому місці, що обладнане ПК, повинні відповідати допустимим нормам (табл.4.3).

Таблиця 4.3 – Рівні іонізації повітря приміщень при роботі на ПК

Рівні	Кількість іонів в 1 см ³	
	n+	n-
Мінімально необхідні	400	600
Оптимальні	1500-3000	3000-5000
Максимально необхідні	50000	50000

Для забезпечення відповідності параметрів мікроклімату та підтримання балансу позитивних і негативних іонів у повітрі на допустимому рівні необхідно використовувати установки або прилади для зволоження та/або штучної іонізації, а також системи кондиціонування повітря.

4.2.3 Виробниче освітлення

Якісно спроектоване виробниче освітлення покращує умови для зорової роботи, зменшує втомлюваність, сприяє зростанню продуктивності праці, позитивно впливає на виробниче середовище, створюючи сприятливий психологічний стан працівника, підвищує безпеку праці та знижує ризик травматизму. Недостатнє освітлення призводить до напруження зору, послаблює концентрацію та викликає передчасну втому. Занадто інтенсивне освітлення

може спричинити засліплення, подразнення та різь в очах. Неправильне спрямування світла на робочому місці може утворювати різкі тіні, відблиски та дезорієнтувати працівника. Усі ці фактори можуть стати причиною нещасних випадків або професійних захворювань, тому точний розрахунок освітленості є надзвичайно важливим.

Норми освітленості при штучному освітленні та КПО при природному та сумісному освітленні відповідно до ДБН В.2.5-28:2018 [36] зазначені у таблиці 4.4:

Таблиця 4.4 - Норми освітленості в приміщенні

Характеристика зорової роботи	Найменший розмір об'єкта розрізнення	Розряд зорової роботи	Підрозряд зорової роботи	Контраст об'єкта розрізнення з фоном	Характеристика фона	Освітленість, лк		КПО, e_n , %			
						Штучне освітлення		Природне освітлення		Сумісне освітлення	
						Комбіноване	Загальне	Верхнє або верхнє	Бокове	Верхнє або верхнє	Бокове
Високі точності	Від 0,3 до 0,5	III	г	великий	світлий	800	300	7	2,5	4,2	1,5

У приміщенні штучне освітлення забезпечується загальною системою. При виконанні роботи з документацією допускається використання комбінованої системи освітлення, яка доповнює загальне освітлення місцевими світильниками.

4.2.4 Виробничий шум

Шум негативно впливає на умови праці, завдаючи шкоди здоров'ю людини. Працівники, які тривалий час перебувають в умовах підвищеного шуму, можуть відчувати роздратування, головний біль, запаморочення, погіршення пам'яті, підвищену втомлюваність, зниження апетиту, біль у вухах та інші

неприємні симптоми. Ці порушення в роботі різних органів і систем організму можуть призводити до негативних змін в емоційному стані, аж до стресу. Вплив шуму також знижує концентрацію уваги, порушує фізіологічні функції, викликає втому через підвищені енергетичні витрати та нервово-психічне напруження, а також ускладнює спілкування. Усі ці фактори призводять до зниження працездатності, продуктивності, якості та безпеки праці. Тривалий вплив інтенсивного шуму (понад 80 дБ) може спричинити часткову або повну втрату слуху.

Санітарні норми виробничого шуму, ультразвуку та інфразвуку відображені в ДСН 3.3.6.037-99 [37]. Допустимі рівні звукового тиску для умов виконання роботи наведені в таблиці 4.5.

Таблиця 4.5 – Допустимі рівні звукового тиску і рівні звуку для постійного широкополосного шуму

Характер робіт	Допустимі рівні звукового тиску (дБ) в стандартизованих октавних смугах зі середньгеометричними частинами (Гц)									Допустимий рівень звуку, дБА
	32	63	125	250	500	1000	2000	4000	8000	
Виробничі приміщення	86	71	61	54	49	45	42	40	38	50

Для забезпечення нормованих рівнів шуму у виробничих приміщеннях та на робочих місцях застосовуються шумопоглинальні засоби, вибір яких обґрунтовується спеціальними інженерно-акустичними розрахунками.

4.2.5 Виробничі випромінювання

Інтенсивність біологічного впливу електромагнітних полів на людський організм визначається частотою коливань, напруженістю та силою поля, а також тривалістю його дії. Внаслідок впливу електромагнітних полів можуть виникати як гострі, так і хронічні ураження, порушення в роботі різних систем та органів, а також функціональні зміни в діяльності нервово-психічної, серцево-судинної, ендокринної, кровотворної та інших систем організму. До наслідків впливу електромагнітних випромінювань на людину належать: загальна слабкість, підвищена стомлюваність, розлади сну, головний біль та біль у ділянці серця.

Можуть спостерігатися дратівливість, зниження уваги, уповільнення рухових реакцій. Також може виникати ряд симптомів, що свідчать про порушення функціонування окремих органів, таких як шлунок, печінка та підшлункова залоза.

Відповідно до стандартів, електромагнітне випромінювання повинне бути виміряне в діапазоні частот від 5 Гц до 400 кГц [38, 39]. Гранично допустимі рівні електромагнітного поля для працівника становлять наведені в таблиці 4.6.

Таблиця 4.6 – Допустимі параметри електромагнітних неіонізуючих випромінювань і електростатистичного поля

Види поля	Допустимі параметри поля		Допустима поверхнева щільність потоку енергії (інтенсивність потоку енергії), Вт/кв.м
	за електричною складовою (E), В/м	за магнітною складовою (H), А/м	
60 кГц до 3 мГц	50	5	
3 кГц до 30 мГц	20	-	
30 кГц до 50 мГц	10	0,3	
30 кГц до 300 мГц 5	5	-	
300 кГц до 300 гГц	-	-	
Електромагнітне поле оптичного діапазону в ультрафіолетовій частині спектру			
УФ-С (220 – 280 нм)			0,001
УФ-В (280 – 320 нм)	-	-	0,01
УФ-А (320 – 400 нм)			10,0
в видимій частині спектру 400 – 760 нм			10,0
0,76 – 10,0 мкм			35,0 – 70,0
Напруженість електричного поля ВДТ			20кВ/м

Для обмеження впливу ЕМП на працівника слід використовувати лише якісну техніку із сертифікатом якості і дотримуватися встановленого часу роботи за ПК. Для забезпечення безпеки розробника необхідно дотримуватися вимог НПАОП 0.00-7.15-18 та встановленого режиму часу під час роботи з ПК.

4.3 Пожежна безпека

Метою пожежної безпеки об'єкта є попередження виникнення пожежі на визначеному чинними нормативами рівні, а у випадку виникнення пожежі – обмеження її розповсюдження, своєчасне виявлення, гасіння пожежі, захист людей і матеріальних цінностей. В приміщенні, де виконувалася робота використовуються тільки негорючі речовини та матеріали у холодному стані, тому за ступенем вибухопожежної та пожежної небезпеки приміщення відноситься до категорії «Д». Пожежну небезпеку несуть у собі лише кабельні електропроводки до обладнання, що є припустимим для даної категорії приміщень. За вогнестійкістю приміщення відноситься до другої категорії [40].

4.3.1 Технічні рішення системи запобігання пожежі

Система попередження пожежі – це комплекс організаційних заходів та технічних засобів, спрямованих на усунення умов виникнення пожежі.

Основними причинами виникнення пожежі у приміщенні, де здійснюється робота можуть бути [41]:

- несправна електропроводка (іскріння, перегрів провідників, пересихання електроізоляційних матеріалів);
- використання електро побутових пристроїв (електрочайники); попадання вологи на працюючі електроагрегати;
- залишення без нагляду увімкнутих комп'ютерів, обчислювальної техніки та інших електроприладів.

Для запобігання виникнення пожежі доцільні такі заходи:

- призначення осіб, що відповідальні за пожежну безпеку приміщення;
- щорічне проведення повторних протипожежних інструктажів та занять за програмою пожежно-технічного мінімуму з особами, що відповідальні за пожежну безпеку;
- утримання в справному стані засобів протипожежного захисту;
- своєчасне інформування про несправність пожежної техніки, систем

протипожежного захисту, водопостачання тощо.

4.3.2 Технічні рішення системи протипожежного захисту

Система протипожежного захисту – це сукупність організаційних заходів, а також технічних засобів, спрямованих на запобігання впливу на людей небезпечних факторів пожежі та обмеження матеріальних збитків від неї. У приміщенні на випадок виникнення пожежі для обмеження її розповсюдження знаходиться переносний вуглекислотний вогнегасник типу ВВК-5, що відповідає нормам. Підходи до засобів первинного пожежогасіння та відключення електросхем устаткування вільні. Між корпусом та сусіднім будинком передбачено протипожежний розрив, який дорівнює 15 м, що не суперечить нормі [42].

Персонал пройшов необхідний інструктаж з пожежної безпеки та знає порядок дій у разі займання. Розроблено та затверджено план евакуації, розміщений на видному місці. Шляхи евакуації з відділу відповідають правилам пожежної безпеки. У будинку є два виходи, ширина коридору – 2-3 метри, ширина дверей – 0,8 м., двері відкриваються по ходу руху людей у випадку евакуації.

Електропроводка в приміщенні відповідає вимогам пожежної безпеки та має необхідний захист від короткого замикання. Двері евакуаційних виходів відчиняються вільно та не заблоковані сторонніми предметами.

До технічних рішень системи протипожежного захисту належать також наявність автоматичної пожежної сигналізації, яка забезпечує раннє виявлення загоряння та оповіщення про нього. У будівлі передбачена система димовидалення для забезпечення безпечної евакуації людей у випадку пожежі. Вогнестійкість будівельних конструкцій відповідає встановленим нормам, що запобігає швидкому поширенню вогню. Використання вогнезахисних обробок для горючих матеріалів є додатковим заходом підвищення пожежної безпеки. Також важливим елементом є наявність зовнішнього протипожежного водопостачання, що забезпечує необхідний запас води для гасіння пожежі.

ВИСНОВКИ

Дана бакалаврська робота була присвячена актуальній задачі розробки генератора періодичних сигналів на основі перспективної технології прямого цифрового синтезу (DDS).

Метою роботи було проектування та дослідження характеристик функціонального генератора сигналів, що є важливим для широкого спектра застосувань у вимірювальній техніці, радіотехніці, телекомунікаціях та інших галузях. За підсумками проведених досліджень можна стверджувати, що мета роботи цілком досягнута, що засвідчується наступними отриманими результатами:

1. Розроблений пристрій дозволяє генерувати сигнали трьох різних форм.
2. Розроблений програмний застосунок для керування цим пристроєм.
3. Генератор може видавати сигнали частотою від 10 Гц до 100 МГц та амплітудою до $\pm 8,5$ В. При цьому дискретність керування частотою становить 0,02 Гц, а амплітудою – 0,1 В.
4. Завдяки використанню для керування генератором програмного інтерфейсу пристрій має малий розмір, точне та зручне налаштування характеристик вихідного сигналу, що є критичним при розробці та тестуванні точної електронної апаратури. Можливість калібрування пристрою дозволяє отримувати на виході очікувані значення незалежно від похибок елементів, застосованих у конкретному випадку.
5. Перевагою розробленого пристрою є великий потенціал до розширення функціоналу як на програмному, так і на апаратному рівні.

В рамках роботи було детально розглянуто теоретичні основи прямого цифрового синтезу сигналів, його переваги та особливості порівняно з традиційними методами генерації. Процес проектування включав розробку структурної схеми пристрою, обґрунтований вибір елементної бази, розрахунок ключових параметрів схеми та створення електричної принципової схеми. Значну увагу було приділено практичній реалізації розробленого генератора.

Було здійснено розведення друкованої плати, що є важливим етапом у створенні фізичного прототипу пристрою. Для забезпечення функціональності та зручності користування було розроблено систему команд та структуру блоку керування генератором, а також створено відповідне програмне забезпечення з інтуїтивно зрозумілим інтерфейсом користувача.

На завершальному етапі було проведено оцінку технічних характеристик розробленого генератора періодичних сигналів на основі прямого цифрового синтезу, що дозволило підтвердити його працездатність та відповідність проектним вимогам.

Розроблений генератор може слугувати основою для подальших досліджень у галузі цифрового синтезу сигналів та знайти практичне застосування в різноманітних технічних системах. До можливих напрямків перспективних покращень належать:

- додавання фільтрації вихідного сигналу для роботи з низькими амплітудними значеннями;
- можливість отримання модульованого за фазою, частотою або амплітудою вихідного сигналу;
- можливість використання пристрою як генератора еталонної частоти.

Розробка складного електронного пристрою, такого як генератор сигналів на основі DDS, є цінним досвідом для студента, що навчається за спеціальністю "Телекомунікації та радіотехніка". Відповідно до цього, результати даної роботи можуть бути використані в навчальному процесі та стати основою для подальших наукових досліджень у галузі генерації сигналів.

У роботі також наведено розділ "Охорона праці", в якому розглянуто питання щодо безпечного виконання роботи, технічних рішень з гігієни праці та виробничої санітарії, а також пожежної безпеки.

Таким чином, у даній бакалаврській роботі було успішно спроектовано та реалізовано керований генератор періодичних сигналів на основі прямого цифрового синтезу. Отримані результати демонструють ефективність використання технології DDS для створення гнучких та точних джерел сигналів.

СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ

1. Rohde, U.L. RF/Microwave circuit design for wireless applications / U.L. Rohde, D.P. Newkirk. – New York: John Wiley & Sons, Inc, 2000. – 954 с.
2. Da Silva, E. High Frequency and Microwave Engineering / E. Da Silva. – A division of Reed Educational and Professional Publishing Ltd, 2001. – 440 p.
3. A Technical Tutorial on Digital Signal Synthesis. Analog Devices. 1999.
[Електронний ресурс] http://www.analog.com/static/imported-files/tutorials/450968421DDS_Tutorial_rev12-2-99.pdf. (дата звернення: 10.05.2025)
4. Liangcai, G. Frequency synthesizer of short-wave SFH/MFSK system / G. Liangcai, B. Yongqiang // Wuhan University Journal of Natural Sciences. – Vol.3 No.1. – 1998. – Pp. 71-75.
5. Патент США, DDS-PLL method for frequency sweep / Lowell A. Rathbun, Jr.; Tektronix, Inc. – № 7155190; Заявлено 19.02.2004; Опубл. 26.12.2006. – 8 с.
6. Murphy E., Colm S. All About Direct Digital Synthesis // Analog Dialogue. V. 38. № 3. 2004. – 8p
7. Chenakin, A. Frequency Synthesizers: From Concept to Product / A. Chenakin. – New York: Artech House, 2010. – 235 с.
8. Теорія сигналів: навч. посіб. / КПІ ім. Ігоря Сікорського; уклад.: А.О. Попов. – Київ : КПІ ім. Ігоря Сікорського, 2019. – 268 с.
9. Б. Мандзий, Р. Желяк. Основи теорії сигналів. Львівська політехніка: 2019. – 240 с.
10. Б. Мандзий, Р. Желяк. Основи теорії сигналів. Львівська політехніка: 2019. – 240 с.
11. J. Anastassiades, E. Perea, A. Pozevara, D. Kaminsky. Solid-state Microwave Generation. Springer Science+Business Media B.V. 1992. – 278p.
12. Vankka, J. Direct digital synthesizers Theory and Application// Proc. Int. Symp. Circuits and Systems ISCAS'03. – 2006. – 210 p.

13. Kroupa, V. Frequency Stability: Introduction and Applications / V. Kroupa. – Wiley and Sons, 2012. – 303 p.
14. U. Karrenberg Signals, Processes, and Systems. An Interactive Multimedia Intro-duction to Signal Processing. Springer Heidelberg Dordrecht London New York 2013. — 537 p.
15. Wang, C.-C. Phase-Adjustable Pipelining ROM-Less Direct Digital Frequency Synthesizer With a 41.66-MHz Output Frequency / C.-C. Wang, J.-M. Huang, Y.-L. Tseng // Circuits and Systems II: Express Briefs, IEEE Transactions. – 2006. – V.53. – P.1143-1147.
16. D. Talbot. Frequency Acquisition Techniques for Phase Locked Loops /Wiley-IEEE Press. – 2012. – 224p.
17. N. Margaris. Theory of the Non-Linear Analog Phase Locked Loop / New Jersey: Springer Verlag. – 2004. – 304 p.
18. D. Sundararajan: Digital Signal Processing: An Introduction : Springer, 2021, p. 403.
19. Yurish S. Y. Advances in Signal Processing: Reviews. Book Series, Volume 1. International Frequency Sensor Association Publishing. 2018. — 550 p.
20. Low Power, Programmable Waveform Generator. Data Sheet AD9837. – 28p.
21. Intel® MAX® 10 FPGA Device Architecture. [Электронный ресурс] <https://www.intel.com/content/www/us/en/docs/programmable/683105/current/fpga-device-architecture.html> (дата звернення: 15.05.2025)
22. Intel® MAX® 10 FPGA Device Overview. [Электронный ресурс] <https://www.intel.com/content/www/us/en/docs/programmable/683658/current/fpga-device-overview.html> (дата звернення: 15.05.2025).
23. Current Output/ Serial Input, 16-/14-Bit DAC AD5543 [Электронный ресурс] <https://www.analog.com/en/index.html> (дата звернення: 15.05.2025)
24. Future Technology Devices International Ltd. FT245R USB FIFO IC Datasheet. – 35 p.
25. Series AM2D-Z 2 Watt | DC-DC Converter. Data Sheet AM2D-Z. – 7 p.

26. High Accuracy, Ultralow IQ, 1 A, anyCAP® Low Dropout Regulator. Data Sheet ADP3338. – 16 p.

27. Compact, 600 mA, 3 MHz, Step-Down DC-to-DC Converter. Data Sheet ADP2108. – 20 p.

28. Dual, 16 MHz, Rail-to-Rail FET Input Amplifier AD823 [Електронний ресурс] <https://www.analog.com/en/index.html> (дата звернення: 15.05.2025)

29. MAX® 10 FPGA Device Family Pin Connection Guidelines [Електронний ресурс] <https://www.intel.com/content/www/us/en/docs/programmable/683232/current/fpga-device-family-pin-connection-guidelines.html> (дата звернення: 15.05.2025).

30. НПАОП 0.00-7.15-18 Вимоги щодо безпеки та захисту здоров'я працівників під час роботи з екранними пристроями. - [Електронний ресурс] - Режим доступу: http://sop.zp.ua/norm_npaop_0_00-7_15-18_01_ua.php

31. ДСТУ 8604:2015 Дизайн і ергономіка. Робоче місце для виконання робіт у положенні сидячи. Загальні ергономічні вимоги - [Електронний ресурс] - http://online.budstandart.com/ua/catalog/doc-page?id_doc=71028

32. Правила улаштування електроустановок - [Електронний ресурс] - Режим доступу: <http://www.energiy.com.ua/PUE.html>

33. Наказ від 08.04.2014 № 248 Про затвердження Державних санітарних норм та правил Гігієнічна класифікація праці за показниками шкідливості та небезпечності факторів виробничого середовища, важкості та напруженості трудового процесу - [Електронний ресурс] - Режим доступу: http://online.budstandart.com/ua/catalog/topiccatalogua/labor-protection/14._nakazy_ta_rozpor_183575/248+58074-detail.html

34. ДСН 3.3.6.042-99 Санітарні норми мікроклімату виробничих приміщень. - [Електронний ресурс] - Режим доступу: <http://mozdocs.kiev.ua/view.php?id=1972>

35. СанПіН 2.2.4.1294-03 «Фізичні фактори виробничого середовища. Гігієнічні вимоги до аероіонного складу повітря виробничих і громадських

приміщень» - [Електронний ресурс] - Режим доступу:
<http://www.ionization.ru/issue/iss5.htm>

36. ДБН В.2.5-28:2018 Природне і штучне освітлення - [Електронний ресурс] - Режим доступу: http://online.budstandart.com/ua/catalog/doc-page.html?id_doc=79885

37. ДСН 3.3.6.037-99 Санітарні норми виробничого шуму, ультразвуку та інфразвуку. - [Електронний ресурс] - Режим доступу: <http://document.ua/sanitarni-normi-virobnichogo-shumu-ultrazvuku-ta-infrazvuku-nor4878.html>

38. ДСанПіН 3.3.6.096-2002 Державні санітарні норми і правила при роботі з джерелами електромагнітних полів. - [Електронний ресурс] - Режим доступу: <https://zakon.rada.gov.ua/laws/show/z0203-03>

39. НАПБ Б.01.008-2018 Правила експлуатації та типові норми належності вогнегасників - [Електронний ресурс] - Режим доступу: https://online.budstandart.com/ua/catalog/doc-page.html?id_doc=82176

40. НАПБ А.01.001-14 Правила пожежної безпеки в Україні [Електронний ресурс] - Режим доступу: <http://zakon.nau.ua/doc/?code=z1410-04>

41. ДСТУ Б В.1.1-36:2016 Визначення категорій приміщень, будинків та зовнішніх установок за вибухопожежною та пожежною небезпек. URL: https://dbn.co.ua/load/normativy/dstu/dstu_b_v_1_1_36/5-1-0-1759

42. ДБН В.2.5-56:2014 Системи протипожежного захисту. - [Електронний ресурс] - Режим доступу: - [Електронний ресурс] - https://online.budstandart.com/ua/catalog/doc-page.html?id_doc=59526

Додаток А
(обов'язковий)

ІЛЮСТРАТИВНИЙ МАТЕРІАЛ

ГЕНЕРАТОР ПЕРІОДИЧНИХ СИГНАЛІ НА ОСНОВІ ПРЯМОГО ЦИФРОВОГО СИНТЕЗУ

Виконав: студент 4 курсу, групи ТКР-216
спеціальності 172 «Телекомунікації та радіотехніка»,

ОП - Радіотехніка

(шифр і назва напрямку підготовки, спеціальності)

 Омельян А.Р.
(прізвище та ініціали)

Керівник: д.т.н. доцент каф. ІРТС

 Воловик А.Ю.
(прізвище та ініціали)

«10» 06 2025 р.




Рисунок 1 – RC-генератори синусоїдальних коливань




Рисунок 2 – Схеми LC-генераторів гармонічних коливань




Рисунок 3– Схеми релаксаційного генератора – мультивібратора с перехресним зв'язком




Рисунок 4 – Схеми релаксаційного генератора на мультівібраторі с перехресним зворотним зв'язком




Рисунок 5 – Схеми генератора прямокутних та трикутних імпульсів




Рисунок 6 – Спрощена структура генератора сигналів довільної форми




Рисунок 7 – Спрощена архітектура DTG




Рисунок 8 – Функціональна блок схема системи DDS




Рисунок 9 – Типова архітектура синтезатора DDS та етапи перетворення сигналу






Рисунок 10– Структура блоку керування




а)




б)

Рисунок 11 – Трасування друкованої плати : а) верхній слой; б) нижній слой



а)




б)


Рисунок 12 – Виготовлення пристрою: а) складальне креслення;

б) готовий зразок


а)



б)



в)

Рисунок 13 – Приклади роботи: а) синусоїдальний сигнал;
б) генерація прямокутних імпульсів; в) генерація трикутних імпульсів

Додаток Б
(обов'язковий)

**ПРОТОКОЛ ПЕРЕВІРКИ НАВЧАЛЬНОЇ (БАКАЛАВРСЬКОЇ)
КВАЛІФІКАЦІЙНОЇ РОБОТИ**

**ГЕНЕРАТОР ПЕРІОДИЧНИХ СИГНАЛІ НА ОСНОВІ ПРЯМОГО
ЦИФРОВОГО СИНТЕЗУ**

ПРОТОКОЛ ПЕРЕВІРКИ КВАЛІФІКАЦІЙНОЇ РОБОТИ

Назва роботи: «Генератор періодичних сигналів на основі прямого цифрового синтезу»

Тип роботи: Бакалаврська кваліфікаційна робота

(бакалаврська кваліфікаційна робота / магістерська кваліфікаційна робота)

Підрозділ Кафедра ІРТС

(кафедра, факультет, навчальна група)

Коефіцієнт подібності текстових запозичень, виявлених у роботі
системою StrikePlagiarism 20,72%

Висновок щодо перевірки кваліфікаційної роботи (відмітити потрібне)

☒ Запозичення, виявлені у роботі, є законними і не містять ознак плагіату, фабрикації, фальсифікації. Роботу прийняти до захисту

☐ У роботі не виявлено ознак плагіату, фабрикації, фальсифікації, але надмірна кількість текстових запозичень та/або наявність типових розрахунків не дозволяють прийняти рішення про оригінальність та самостійність її виконання. Роботу направити на доопрацювання.

☐ У роботі виявлено ознаки плагіату та/або текстових маніпуляцій як спроб укриття плагіату, фабрикації, фальсифікації, що суперечить вимогам законодавства та нормам академічної доброчесності. Робота до захисту не приймається.

Експертна комісія:

Воловик А.Ю. – д.т.н., доцент каф. ІРТС
(прізвище, ініціали, посада)


(підпис)

Осадчук О.В. – д.т.н., професор, зав. каф. ІРТС
(прізвище, ініціали, посада)


(підпис)

Особа, відповідальна за перевірку 
(підпис)

Семенов А.О.
(прізвище, ініціали)

З висновком експертної комісії ознайомлений(-на)

Керівник 
(підпис)

Воловик А.Ю. – д.т.н., доцент каф. ІРТС
(прізвище, ініціали, посада)

Здобувач 
(підпис)

Омельян А.Р.
(прізвище, ініціали)

Додаток В

(обов'язковий)

Опис модулів на языке Verilog

MAIN FSM

```

module DDS
(
    input clk100M,
    // SPI interface
    output sclk,
    output mosi,
    output [1:0] cs,
    // DDS base clock
    output mclk,
    // FTDI interface
    input rxf_n,
    input txe_n,
    output rd_n,
    output wr,
    inout [7:0] d,
    input pwren_n
);
// BYTE COUNT FOR READ AND WRITE DATA OPERATIONS
localparam DATA_WIDTH = 4;
// OPERATION CODES
localparam FREQ_CODE    = 4'h8;
localparam MODE_CODE    = 4'h9;
localparam AMP_CODE     = 4'ha;
localparam CALIBRATE_SET = 4'hb;
localparam CALIBRATE_GET = 4'hc;
//Design clock
logic clk40M;
logic clk5M;
logic [3:0] counter;
//FTDI logic
logic ftdi_enable;
logic ftdi_data_ready;
logic ftdi_rw;
logic [7:0] ftdi_rxddata;
logic [7:0] ftdi_txddata;
//SPI logic
logic spi_data_ready, cpol, cpha, spi_enable;
logic [15:0] spi_data;
logic [1:0] cs_i;
//FLASH controller logic
logic [31:0] flash_data;
logic flash_data_ready;
logic flash_enable;
logic flash_rw;
//FLASH logic
logic [31:0] avmm_csr_readdata;
logic [31:0] avmm_csr_writedata;
logic avmm_data_waitrequest;
logic avmm_data_readdatavalid;
logic avmm_data_read;
logic avmm_data_write;
logic avmm_csr_addr;

```

```

logic avmm_csr_read;
logic avmm_csr_write;
//DATA BUFFER
logic [31:0] data;
logic [7:0] last_command;
/* ----- FSM_STATES ----- */
enum int unsigned
{
    WRITE_COMMAND,
    WRITE_DATA,
    READ_COMMAND,
    READ_DATA,
    SET_AMP,
    SET_MODE,
    SET_FREQ_0,
    SET_FREQ_1,
    FLASH_SET,
    FLASH_GET
} state, next;

/* ----- MODULES ----- */
pll pll1
(
    .inclk0    (clk100M),
    .c0        (clk40M),
    .c1        (clk5M)
);
ftdi ftdi1
(
    .clk40M    (clk40M),

    .rxn       (rxn),
    .txe_n     (txe_n),
    .rd_n      (rd_n),
    .wr        (wr),
    .d         (d),
    .rw        (ftdi_rw),
    .enable    (ftdi_enable),
    .rxdata    (ftdi_rxdata),
    .txdata    (ftdi_txdata),
    .data_ready (ftdi_data_ready)
);
spi #(16, 2, 1, 0) spi1
(
    .clk        (clk40M),
    .sck        (sclk),
    .mosi       (mosi),
    .ss_n       (cs),
    .enable     (spi_enable),
    .slave_select (cs_i),
    .cpol       (cpol),
    .cpha       (1'b0),
    .txdata     (spi_data),
    .reset_n    (1'b1),
    .eot        (spi_data_ready)
);
flash flash1 (
    .clock                (clk5M),
    .reset_n              (1'b1),
    .avmm_data_addr       (last_command[3:0]),
    .avmm_data_read       (avmm_data_read),
    .avmm_data_writedata  (data),
    .avmm_data_write      (avmm_data_write),
    .avmm_data_readdata   (flash_data),

```

```

.avmm_data_waitrequest    (avmm_data_waitrequest),
.avmm_data_readdatavalid (avmm_data_readdatavalid),
.avmm_data_burstcount     (1'b1),
.avmm_csr_addr            (avmm_csr_addr),
.avmm_csr_read            (avmm_csr_read),
.avmm_csr_writedata       (avmm_csr_writedata),
.avmm_csr_write           (avmm_csr_write),
.avmm_csr_readdata        (avmm_csr_readdata)
);
parallel_flash flash_controller
(
    .clk5M          (clk5M),
    .enable         (flash_enable),
    .rw             (flash_rw),
    .ready          (flash_data_ready),
    .erase_adrs     (last_command[3:0]),
    .avmm_csr_writedata (avmm_csr_writedata),
    .avmm_csr_read   (avmm_csr_read),
    .avmm_csr_write  (avmm_csr_write),
    .avmm_csr_readdata (avmm_csr_readdata),
    .avmm_csr_addr   (avmm_csr_addr),
    .avmm_data_read  (avmm_data_read),
    .avmm_data_write (avmm_data_write),
    .avmm_data_waitrequest (avmm_data_waitrequest),
    .avmm_data_readdatavalid (avmm_data_readdatavalid)
);
/* ----- DDS CLOCK ----- */
assign mclk = clk5M;

/* ----- COUNTER LOGIC ----- */
always @(posedge clk40M)
begin
    if ((state == READ_DATA || state == WRITE_DATA)
        && ftdi_data_ready)
        counter = (counter == DATA_WIDTH - 1) ? '0 : counter + 1'b1;
end
/* ----- FLASH LOGIC ----- */
always_comb
begin
    case (state)
        FLASH_SET:
            begin
                flash_enable = 1'b1;
                flash_rw      = 1'b0;
            end
        FLASH_GET:
            begin
                flash_enable = 1'b1;
                flash_rw      = 1'b1;
            end
        default:
            begin
                flash_enable = 1'b0;
                flash_rw      = 1'bx;
            end
    endcase
end
/* ----- FTDI LOGIC ----- */
always_comb
begin
    case (state)
        READ_COMMAND,
        READ_DATA:
            begin

```

```

        ftdi_enable    = 1'b1;
        ftdi_rw       = 1'b1;
    end
    WRITE_COMMAND,
    WRITE_DATA:
    begin
        ftdi_enable    = 1'b1;
        ftdi_rw       = 1'b0;
    end
    default:
    begin
        ftdi_enable    = 1'b0;
        ftdi_rw       = 1'bx;
    end
endcase
end
/* ----- FTDI INPUT DATA LOGIC ----- */
always @(posedge clk40M)
begin
    if (state == READ_DATA && ftdi_data_ready)
    begin
        case (counter)
            3'd0: data[7:0]    = ftdi_rxdata;
            3'd1: data[15:8]   = ftdi_rxdata;
            3'd2: data[23:16]  = ftdi_rxdata;
            3'd3: data[31:24]  = ftdi_rxdata;
        endcase
    end
    else if (state == FLASH_GET && flash_data_ready)
        data = flash_data;
end

always @(posedge clk40M)
begin
    if (state == READ_COMMAND && ftdi_data_ready)
        last_command = ftdi_rxdata;
end
/* ----- FTDI OUTPUT DATA LOGIC ----- */
always_comb
begin
    if (state == WRITE_COMMAND)
        ftdi_txdata = last_command;
    else
        case (counter)
            3'd0    : ftdi_txdata = data[7:0];
            3'd1    : ftdi_txdata = data[15:8];
            3'd2    : ftdi_txdata = data[23:16];
            3'd3    : ftdi_txdata = data[31:24];
            default : ftdi_txdata = 8'hxx;
        endcase
    end
end
/* ----- SPI OUTPUT LOGIC ----- */
always_comb
begin
    case (state)
        SET_MODE:
        begin
            spi_data    = {10'b0010000000, last_command[1], 3'b010, last_command[0],
1'b0};
            spi_enable   = 1'b1;
            cpol         = 1'b1;
            cs_i         = 2'b10; //AD9837
        end
        SET_FREQ_0:

```



```

begin
    spi_data    = {2'b01, data[13:0]};
    spi_enable   = 1'b1;
    cpol        = 1'b1;
    cs_i        = 2'b10; //AD9837
end
SET_FREQ_1:
begin
    spi_data    = {2'b01, data[27:14]};
    spi_enable   = 1'b1;
    cpol        = 1'b1;
    cs_i        = 2'b10; //AD9837
end
SET_AMP:
begin
    spi_data    = data[15:0];
    spi_enable   = 1'b1;
    cpol        = 1'b0;
    cs_i        = 2'b01; //AD5543
end
default:
begin
    spi_data    = 'x;
    spi_enable   = 1'b0;
    cpol        = 1'bx;
    cs_i        = 2'bxx;
end
endcase
end
/* ----- STATE MACHINE ----- */
always @(posedge clk40M)
begin
    state = next;
end
always_comb
begin
    case (state)
        READ_COMMAND: //----- READ_COMMAND -----
        if (ftdi_data_ready)
            case (ftdi_rxddata[7:4])
                AMP_CODE,
                FREQ_CODE,
                CALIBRATE_SET : next = READ_DATA;
                MODE_CODE      : next = SET_MODE;
                CALIBRATE_GET  : next = FLASH_GET;
                default       : next = READ_COMMAND;
            endcase
        else
            next = READ_COMMAND;
        //----- END READ_COMMAND -----
    READ_DATA: //----- READ_DATA -----
        if (ftdi_data_ready && (counter == DATA_WIDTH - 1))
            case (last_command[7:4])
                AMP_CODE      : next = SET_AMP;
                FREQ_CODE     : next = SET_FREQ_0;
                CALIBRATE_SET  : next = FLASH_SET;
                default       : next = READ_COMMAND;
            endcase
        else
            next = READ_DATA;
        //----- END READ_DATA -----
        WRITE_COMMAND: next = ftdi_data_ready ? WRITE_DATA
                                                : WRITE_COMMAND;
        WRITE_DATA: next = ftdi_data_ready

```

```

        && (counter == DATA_WIDTH - 1)
        ? READ_COMMAND
        : WRITE_DATA;
SET_MODE : next = spi_data_ready ? READ_COMMAND : SET_MODE;
SET_AMP : next = spi_data_ready ? READ_COMMAND : SET_AMP;
SET_FREQ_0 : next = spi_data_ready ? SET_FREQ_1 : SET_FREQ_0;
SET_FREQ_1: next = spi_data_ready ? READ_COMMAND : SET_FREQ_1;
FLASH_GET: next = flash_data_ready ? WRITE_COMMAND
                        : FLASH_GET;
FLASH_SET: next = flash_data_ready ? READ_COMMAND : FLASH_SET;
endcase
end
endmodule

```

SPI

```

`include "log2.v"
module spi
#(
    parameter WIDTH = 8,
    parameter SLAVE_COUNT = 1,
    parameter PRE_SPACE = 1'b0,
    parameter POST_SPACE = 1'b0
)
(
    //inner logic
    input clk,
    input enable,
    input [SLAVE_COUNT - 1: 0] slave_select,
    input cpol,
    input cpha,
    input [WIDTH - 1:0] txdata,
    output [WIDTH - 1:0] rxdata,
    output ready,
    output eot,
    input reset_n,
    //interface
    output sck,
    input miso,
    output mosi,
    output [SLAVE_COUNT - 1: 0] ss_n
);
enum int unsigned {S_IDLE, S_DATA_R, S_DATA_W, S_PRE_SPACE, S_POST_SPACE} state,
next;

localparam COUNTER = log(WIDTH);

reg [COUNTER - 1: 0] counter;
reg [WIDTH - 1: 0] txshift;
reg [WIDTH - 1: 0] rxshift;
logic counterEq;
assign counterEq = (counter == WIDTH - 1);
always @(posedge clk or negedge reset_n)
begin
    if (~reset_n)
        txshift = '0;
    else
        if (state == S_DATA_W || (state == S_IDLE && enable))
            txshift = (state == S_DATA_W) ? {txshift[WIDTH - 2:0], 1'b0} : txdata;
end
always @(posedge clk or negedge reset_n)
begin

```

```

    if (~reset_n)
        rxshift = '0;
    else
        if (state == S_DATA_R)
            rxshift = {rxshift[WIDTH - 2:0], miso};
    end
    always @(posedge clk or negedge reset_n)
    begin
        if (~reset_n)
            rxdata = '0;
        else
            if (state == S_DATA_W && counterEq)
                rxdata = rxshift;
    end
    always @(posedge clk or negedge reset_n)
    begin
        if (~reset_n)
            counter = '0;
        else
            if (state == S_DATA_W)
                counter = counterEq ? '0 : counter + 1'b1;
    end
    always @(posedge clk or negedge reset_n)
    begin
        if (~reset_n)
            state = S_IDLE;
        else
            state = next;
    end
    always_comb
    begin
        case (state)
            S_IDLE: next = enable ? (PRE_SPACE ? S_PRE_SPACE : S_DATA_R) : S_IDLE;
            S_PRE_SPACE: next = S_DATA_R;
            S_DATA_R: next = S_DATA_W;
            S_DATA_W: next = counterEq ? (POST_SPACE ? S_POST_SPACE : S_IDLE) :
S_DATA_R;
            S_POST_SPACE: next = S_IDLE;
        endcase
    end
    assign eot = (POST_SPACE && state == S_POST_SPACE) || (!POST_SPACE && state ==
S_DATA_W && counterEq);

    assign mosi = txshift[WIDTH - 1];
    assign ready = state == S_IDLE;
    always_comb
    begin
        case (state)
            S_IDLE:
                begin
                    sck = cpol;
                    ss_n = '1;
                end
            S_DATA_R:
                begin
                    sck = cpha ^ cpol;
                    ss_n = SLAVE_COUNT == 1 ? 1'b0 : ~slave_select;
                end
            S_DATA_W:
                begin
                    sck = ~(cpha ^ cpol);
                    ss_n = SLAVE_COUNT == 1 ? 1'b0 : ~slave_select;
                end
            S_PRE_SPACE:

```

```

begin
    sck = cpol;
    ss_n = SLAVE_COUNT == 1 ? 1'b0 : ~slave_select;
end
S_POST_SPACE:
begin
    sck = cpol;
    ss_n = SLAVE_COUNT == 1 ? 1'b0 : ~slave_select;
end
endcase
end
endmodule

```

FTDI

```

module ftdi
(
    //inner logic
    input clk40M,
    input rw,
    input enable,
    input [7:0] txdata,
    output reg [7:0] rxdata,
    output data_ready,
    output busy,
    //interafce
    input rxf_n,
    input txe_n,
    output rd_n,
    output wr,
    inout [7:0] d,
    input pwren_n
);
enum int unsigned
{
    WAIT,
    START,
    READ0,
    READ1,
    READ2,
    WRITE0,
    WRITE1,
    WRITE2,
    IDLE
} state, next;
assign busy = (state != START);
assign data_ready = (state == IDLE);
always @(posedge clk40M)
begin
    state = next;
end
always_comb
begin
    case (state)
        START: next = enable ? (rw ? READ0: WRITE0) : START;

        READ0: next = rxf_n ? READ0 : READ1;
        READ1: next = READ2;
        READ2: next = IDLE;

        WRITE0: next = txe_n ? WRITE0 : WRITE1;
        WRITE1: next = WRITE2;
        WRITE2: next = IDLE;
    endcase
end

```

```

        IDLE: next = START;
    endcase
end
assign rd_n = ~(state == READ1 || state == READ2);
assign wr = (state == WRITE1 || state == WRITE2);
assign d = state == WRITE2 || state == WRITE1 ? txdata : 'z;
always @(posedge clk40M)
begin
    if (state == READ2)
        rxdata = d;
end

endmodule

```

AvalonMM FSM

```

module parallel_flash
(
    input clk5M,
    input enable,
    input rw, // read - 1, write - 0
    input [3:0] erase_adrs,
    output ready,
    output [31:0] avmm_csr_writedata,
    output avmm_csr_read,
    output avmm_csr_write,
    input [31:0] avmm_csr_readdata,
    output avmm_csr_addr,
    output avmm_data_read,
    output avmm_data_write,
    input avmm_data_waitrequest,
    input avmm_data_readdatavalid
);
//Control register
wire [19:0] page_erase_address;
wire [2:0] sector_erase_address;
wire wp1, wp2, wp3, wp4, wp5;
assign avmm_csr_writedata = {4'b1111, 1'b1, 1'b1, 1'b1, 1'b1, wp1,
sector_erase_address, page_erase_address};
assign sector_erase_address = '1;
assign page_erase_address = state == ERASE0 ? { {16{1'b0}}, erase_adrs } : '1;
//Status register
reg [31:0] status;
wire [1:0] busy;
wire rs; // read succesful
wire ws; // write succesful
wire es; // erase succesful
wire [4:0] sp; // sector 1 to 5 protection
assign {sp, es, ws, rs, busy} = avmm_csr_readdata[9:0];
enum int unsigned {IDLE, DISABLE_PROTECTION, ERASE0, ERASE1, WRITE0, WRITE1,
ENABLE_PROTECTION, READ0, READ1} state, next;
wire status_write = (busy == 2'b10);
wire status_read = (busy == 2'b11);
wire status_idle = (busy == 2'b00);
wire status_erase = (busy == 2'b01);
always @(posedge clk5M)
begin
    state = next;
end
always_comb
begin

```

```

case (state)
IDLE: next = enable ?
      (rw ? READ0 : DISABLE_PROTECTION)
      : IDLE;
DISABLE_PROTECTION: next = status_idle
      ? (erase_adrs == 4'hf ? ERASE0 : WRITE0)
      : DISABLE_PROTECTION;
ERASE0 : next = status_erase ? ERASE1 : ERASE0;
ERASE1 : next = status_idle ? ENABLE_PROTECTION : ERASE1;
WRITE0 : next = status_write ? WRITE1 : WRITE0;
WRITE1 : next = status_idle ? ENABLE_PROTECTION : WRITE1;
ENABLE_PROTECTION : next = IDLE;
  READ0 : next = status_read ? READ1 : READ0;
  READ1 : next = avmm_data_readdatavalid ? IDLE : READ1;
endcase
end
assign ready = state == READ1 && avmm_data_readdatavalid
              || state == ENABLE_PROTECTION;
always_comb
begin
  case (state)
    IDLE:
      begin
        avmm_csr_write      = 1'b0;
        avmm_csr_read       = 1'b1;
        wp1                 = 1'bx;
        avmm_csr_addr       = 1'b0;
        avmm_data_write     = 1'b0;
        avmm_data_read      = 1'b0;
      end
    DISABLE_PROTECTION:
      begin
        avmm_csr_write      = 1'b1;
        avmm_csr_read       = 1'b0;
        wp1                 = 1'b0;
        avmm_csr_addr       = 1'b1;
        avmm_data_write     = 1'b0;
        avmm_data_read      = 1'b0;
      end
    WRITE0:
      begin
        avmm_csr_write      = 1'b0;
        avmm_csr_read       = 1'b0;
        wp1                 = 1'bx;
        avmm_csr_addr       = 1'b0;
        avmm_data_write     = 1'b1;
        avmm_data_read      = 1'b0;
      end
    WRITE1:
      begin
        avmm_csr_write      = 1'b0;
        avmm_csr_read       = 1'b1;
        wp1                 = 1'bx;
        avmm_csr_addr       = 1'b0;
        avmm_data_write     = 1'b0;
        avmm_data_read      = 1'b0;
      end
    ENABLE_PROTECTION:
      begin
        avmm_csr_write      = 1'b1;
        avmm_csr_read       = 1'b0;
        wp1                 = 1'b1;
        avmm_csr_addr       = 1'b1;
        avmm_data_write     = 1'b0;
      end
  end
end

```

```

        avmm_data_read      = 1'b0;
    end
    READ0:
    begin
        avmm_csr_write      = 1'b0;
        avmm_csr_read       = 1'b0;
        wp1                  = 1'bx;
        avmm_csr_addr        = 1'bx;
        avmm_data_write      = 1'b0;
        avmm_data_read       = 1'b1;
    end
    READ1:
    begin
        avmm_csr_write      = 1'b0;
        avmm_csr_read       = 1'b0;
        wp1                  = 1'bx;
        avmm_csr_addr        = 1'bx;
        avmm_data_write      = 1'b0;
        avmm_data_read       = 1'b0;
    end
    ERASE0:
    begin
        avmm_csr_write      = 1'b1;
        avmm_csr_read       = 1'b0;
        wp1                  = 1'b0;
        avmm_csr_addr        = 1'b1;
        avmm_data_write      = 1'b0;
        avmm_data_read       = 1'b0;
    end
    ERASE1:
    begin
        avmm_csr_write      = 1'b0;
        avmm_csr_read       = 1'b0;
        wp1                  = 1'bx;
        avmm_csr_addr        = 1'bx;
        avmm_data_write      = 1'b0;
        avmm_data_read       = 1'b0;
    end
endcase
end
endmodule

```